ルネサスIDM
HPC DDR Controller Design Engineer / Leader
- 勤務地東京都小平市
- デバイス・プロセス・設計デジタル回路設計
- 中途
- 正社員
公式ページ 2026/09/11 時点当サイト掲載 2026/07/17
仕事内容
業務内容
車載SoC（R-Carシリーズ）におけるDDRメモリサブシステムの開発実務を担当 DDRメモリコントローラを中心に、仕様検討、マイクロアーキテクチャ設計、RTL設計、検証、デバッグ、性能評価に携わる メモリ帯域、レイテンシ、QoS、リフレッシュ、低消費電力制御、エラー処理などの要求を踏まえ、SoC全体との整合を意識した設計を行う DDR PHY、インターコネクト、CPU／アクセラレータ、ソフトウェア等の関連チームと連携し、インタフェース仕様の整合および技術課題の解決を推進 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード 外部IPを導入する場合は、IPベンダとの仕様確認、制約条件の整理、組み込み、技術的な課題対応を担当 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う
※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。
応募条件
Qualifications </div><br/><p><strong> MUST </strong></p><ul><li>5年以上のSoCまたはIP開発におけるデジタル回路設計または検証の実務経験（RTL設計、検証、デバッグ、仕様検討、設計レビュー対応など）</li><li>メモリコントローラ、メモリ周辺回路、またはデータ転送制御のいずれかに関する設計・検証経験</li><li>設計仕様書や技術資料を理解し、要求仕様を回路仕様および検証項目へ落とし込んだ経験</li><li>チーム内外の関係者と連携し、技術的な議論を通じて課題対応を行った経験</li><li>担当領域において、設計方針や技術課題を整理し、関係者と合意形成を行った経験</li><li>英語による技術資料の読み書き、またはグローバルチームとの業務コミュニケーションに抵抗がないこと</li></ul><p><strong> WANT </strong></p><ul><li>DDR／LPDDRメモリコントローラの設計・検証経験</li><li>AXI等のオンチップバス、QoS制御、キャッシュコヒーレンシ、DMA、またはメモリ性能解析に関する知識・経験</li><li>UVM等を用いた検証環境の構築、フォーマル検証、性能モデルを用いた評価の経験</li><li>サブシステムまたはIP単位での技術的な取りまとめ・リード経験</li><li>外部IPの組み込み、制約条件整理、IPベンダとの技術的な課題対応の経験</li><li>電源分離設計および物理設計（P&R）に関する知識</li><li>車載SoC、または機能安全・品質・信頼性要求の高い製品開発経験</li><li>JEDECのDDR／LPDDR規格に関する知識、または規格を参照した仕様検討・設計・検証の経験</li></ul><br/><div class='jobad-additionalinformation'>Additional Information</div><br/><div sr-tagline=""></div><p>ルネサスは、「T
勤務条件
- 勤務地
- 東京都小平市
- 雇用形態
- 正社員
- 想定役割
- リーダー候補
待遇・福利厚生
福利厚生 の詳細については、
ルネサスの会社データ2025-12-31 時点
- 21,629名従業員数
- 48.5歳平均年齢
- 750万円平均年間給与