論理合成｜半導体設計 › デジタル・論理設計（RTL：レジスタ転送レベル）

論理合成は、RTLで書かれた回路の記述を、実在する論理ゲートを結線したゲートレベルのネットリストへ自動変換する工程である。変換の際に性能、面積、消費電力のどれを優先するかを調整し、レイアウトに入る前にタイミングの見通しを立てる。同じRTLでも制約の与え方で生成される回路が変わり、出力されたネットリストが配置配線の入力になる。