デジタル・論理設計（RTL：レジスタ転送レベル）｜半導体設計

デジタル・論理設計（RTL：レジスタ転送レベル）は、チップの論理機能を、レジスタの間をデータが移る動作としてハードウェア記述言語で書き表し、論理合成でゲートの結線表（ネットリスト）へ変換するまでの工程である。ゲートを一つずつ描く代わりに抽象度の高い記述を使うことで、大規模な論理回路を扱えるようになる。RTLは合成できる書き方で記述し、その書き方が達成できる動作周波数を左右する。

分類上の位置

工程の分類›半導体設計› デジタル・論理設計（RTL：レジスタ転送レベル）

半導体設計の下にある工程で、同じ分類にはほかに6工程がある。

下位の工程

• 論理合成：論理合成は、RTLで書かれた回路の記述を、実在する論理ゲートを結線したゲートレベルのネットリストへ自動変換する工程である。

関連ページ

• 用語集デジタル・論理設計（RTL：レジスタ転送レベル）の詳しい解説

同じ分類の工程

製品企画・システムアーキテクチャ、アナログ・ミックスドシグナル設計、物理設計・レイアウト、設計検証、DFT（テスト容易化設計）、EDA（電子設計自動化）・PDK（プロセス設計キット）・IP（設計資産）開発