DFT（テスト容易化設計）｜半導体設計

DFT（テスト容易化設計）は、製造後のテストで回路内部の故障を見つけやすくするため、テスト用の構造を設計に組み込み、その構造を使うテストパターンを用意する工程である。外部端子から通常の動作をさせるだけでは内部の故障を観測しにくいので、内部の状態に値を入れる手段と結果を外へ取り出す手段を用意する。フリップフロップを鎖状につなぐスキャンが代表的な構造で、テストパターンを作るATPG（自動テストパターン生成）や、チップ自身に検査させるBIST（組込み自己テスト）が含まれる。

分類上の位置

工程の分類›半導体設計› DFT（テスト容易化設計）

半導体設計の下にある工程で、同じ分類にはほかに6工程がある。

下位の工程

• ATPG（自動テストパターン生成）：ATPG（自動テストパターン生成）は、故障モデルに基づいて、回路内部に仮定した故障を検出できる入力の列を計算機で自動生成する作業である。
• BIST（組込み自己テスト）：BIST（組込み自己テスト）は、テストパターンを作る回路と結果を判定する回路をチップに内蔵し、外部のテスタに頼らずチップが自分を検査する手法である。

関連ページ

• 用語集DFT（テスト容易化設計）の詳しい解説

同じ分類の工程

製品企画・システムアーキテクチャ、デジタル・論理設計（RTL：レジスタ転送レベル）、アナログ・ミックスドシグナル設計、物理設計・レイアウト、設計検証、EDA（電子設計自動化）・PDK（プロセス設計キット）・IP（設計資産）開発