HPC SoC Timing Design Engineer/Leader

Job Description【採用背景】自動車にも搭載されるHighPerformanceSoC製品は、"CASE(コネクテッド、自動運転、シェアリング、電動化)"に代表される自動車の電子化/高機能化を実現するためのキーパーツである。従来以上に機能、性能の向上が求められ、SoCは大規模化、複雑化が加速しています。非車載分野の半導体ベンダの市場参入で競争が激化しコスト競争力向上も課題です。タイミング設計の観点では大規模、複雑なSoC製品を短TATでの効率的な開発が必須であり、Innovativeに製品開発できるエンジニア/リーダーを募集しています。

また、設計はベトナム,インドの設計拠点(言語:英語)と協働開発している為、グローバルに活躍できるエンジニアを期待しております。【具体的な仕事内容】SoCタイミング設計(STA,SDC,Synthesis)業務の設計エンジニアまたは設計リーダー。タイミング設計(静的タイミング解析、タイミング制約解析、論理合成の技術開発、製品適用)静的タイミング解析:市販STAツールを用いたタイミング設計タイミング制約解析: 市販STAツールと内製ツールを用いたタイミング制約妥当性検証論理合成: 市販論理合成ツールを用いた論理合成★静的タイミング解析、タイニング制約解析、論理合成のいずれの場合も、海外拠点と協業

※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。【業務のやりがい】Physical Designの業務では、マネージャーも実設計に深く関わり、製品開発の遂行と開発フローの改善を牽引します。設計現場に近い立場で、LSI製品設計を最終的に仕上げる重要な役割を担っていただけます。車載用途としては最先端である3nmプロセスノードを使用しており、デジタルバックエンド設計の難しさもやりがいもトップレベルにあると自負しています。また、海外のEDAベンダーやデザインセンターとも協業しているため、グローバルな組織の一員として業務に参画できます。【求める人材像】困難さに立ち向かう姿勢をお持ちの方リーダーシップに長けている方全体的を見れる方ソリューション提案力をお持ちの方業務で英語を使用することに抵抗のない方 Qualifications【MUST】5年以上、デジタルLSI設計経験(うち3年以上のタイミング設計(静的タイミング解析、タイミング制約解析)経験含む)英語または日本語のどちらかがビジネスレベル(もう一方が日常会話レベル) 【WANT】ハードウエア記述言語の理解 (ex. Verilog-HDL)実務での英語利用経験マネージメント経験将来的にマネージメントにご興味がある方Additional InformationSoC技術が切り拓くグローバルな車載エレクトロニクス設計の新時代本ポジションにご興味をお持ちの方は、以下の連絡先までお気軽にご連絡ください。