この職種の求人を9つの軸で数えた内訳30件
求人に書かれた内容を軸ごとに数えました。割合はこの職種の求人30件に占める件数で、1件に複数の値があると合計は100%を超えます。各軸の値は、AIが求人本文に複数回付けたタグのうち、一致したものだけを載せています。
職能
半導体設計28件93%
- Layout EngineerTSMC
- AT-L1【神奈川】マイコン・システム LSIの設計エンジニア / 東芝デバイス&ストレージ東芝デバイス&ストレージ
- APR/Physical Design EngineerTSMC
- Senior Engineer, Physical Design (ASIC/SoC Place & Route) (Austin, TX)(5560)TSMC
- 【物理設計/厚木】CMOSイメージセンサーのデジタルレイアウト業務ソニーセミコンダクタソリューションズ
- (生産技術部)半導体マスクエンジニアラピダス
- Sr Staff Timing Design Engineer(2)ルネサス
- Sr Staff Timing Design Engineer(1)ルネサス
- Sr Staff Physical Design Engineer(1)ルネサス
- Sr Staff Physical Design Engineer(2)ルネサス
- (設計技術統括部)デバイス開発用TEG設計エンジニアラピダス
- HPC SoC Timing Design Engineer/Leaderルネサス
- (設計技術統括部)TEG(Test Element Group) Layout [Digital]ラピダス
- HPC SoC Timing Design Engineer/Leaderルネサス
- (技術開発統括部)TEGレイアウト設計エンジニア(5年以上)ラピダス
- (設計技術統括部)Test Chip Design Engineer (Physical Design & PPA Analysis)ラピダス
- GaN Device/Product Development Engineerルネサス
- (設計技術統括部)TEG(Test Element Group) Layout [Analog]ラピダス
- Sr Staff Physical Design Engineerルネサス
- Principal Physical Design Engineerルネサス
- Principal Timing Design Engineerルネサス
- Sr Staff Timing Design Engineerルネサス
- (技術開発統括部)デバイス開発用TEG (Test Element Group) 設計マネージャラピダス
- (Rapidus US)Macro Analog Design Engineerラピダス
- (設計技術統括部)MASKエンジニアラピダス
- LPDDR Layout Design Engineerマイクロン・テクノロジー
- (技術開発統括部)デバイス開発用TEG (Test Element Group) 設計エンジニアラピダス
- 2026.02_IPDev_Layout_1マイクロン・テクノロジー
製造・生産技術1件3%
記載なし 1件
役職レベル
記載なし 18件
経験・学歴・英語・働き方
採用区分
- 中途28件93%
- 新卒・中途2件7%
開発フェーズ
開発23件77%
- Layout EngineerTSMC
- AT-L1【神奈川】マイコン・システム LSIの設計エンジニア / 東芝デバイス&ストレージ東芝デバイス&ストレージ
- APR/Physical Design EngineerTSMC
- Senior Engineer, Physical Design (ASIC/SoC Place & Route) (Austin, TX)(5560)TSMC
- 【物理設計/厚木】CMOSイメージセンサーのデジタルレイアウト業務ソニーセミコンダクタソリューションズ
- (生産技術部)半導体マスクエンジニアラピダス
- Sr Staff Timing Design Engineer(2)ルネサス
- Sr Staff Timing Design Engineer(1)ルネサス
- Sr Staff Physical Design Engineer(1)ルネサス
- Sr Staff Physical Design Engineer(2)ルネサス
- (設計技術統括部)デバイス開発用TEG設計エンジニアラピダス
- HPC SoC Timing Design Engineer/Leaderルネサス
- HPC SoC Timing Design Engineer/Leaderルネサス
- (技術開発統括部)TEGレイアウト設計エンジニア(5年以上)ラピダス
- Sr Staff Physical Design Engineerルネサス
- Principal Physical Design Engineerルネサス
- Principal Timing Design Engineerルネサス
- Sr Staff Timing Design Engineerルネサス
- (技術開発統括部)デバイス開発用TEG (Test Element Group) 設計マネージャラピダス
- (Rapidus US)Macro Analog Design Engineerラピダス
- LPDDR Layout Design Engineerマイクロン・テクノロジー
- (技術開発統括部)デバイス開発用TEG (Test Element Group) 設計エンジニアラピダス
- 2026.02_IPDev_Layout_1マイクロン・テクノロジー
記載なし 7件
装置
マスク製造用フォトリソ装置1件3%
マスク・レチクル製造用装置1件3%
記載なし 29件
資格
この職種の求人30件
- 募集している会社
- 勤務地
- 東京都17
- 北海道12
- 海外7
- 神奈川県5
- 大阪府2
TSMCLayout Engineer神奈川県 · 大阪府東芝デバイス&ストレージAT-L1【神奈川】マイコン・システム LSIの設計エンジニア / 東芝デバイス&ストレージ神奈川県TSMCAPR/Physical Design Engineer神奈川県 · 大阪府TSMCSenior Engineer, Physical Design (ASIC/SoC Place & Route) (Austin, TX)(5560)海外ソニーセミコンダクタソリューションズ【物理設計/厚木】CMOSイメージセンサーのデジタルレイアウト業務神奈川県ラピダス(生産技術部)半導体マスクエンジニア東京都 · 北海道ルネサスSr Staff Timing Design Engineer ×2東京都