ラピダスファウンドリー
（設計技術統括部）TEG(Test Element Group) Layout [Analog]
- 勤務地東京都千代田区 / 北海道千歳市
- デバイス・プロセス・設計フィジカル設計・レイアウト
- 新卒・中途
- 正社員
仕事内容
半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。
先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキルを身に着けて頂く必要があります。また、新たに構築する設計フローに対するトライアル、ツール動作検証、改善提案業務などを担当して頂きます。ジョブローテーションが頻繁にありますので、re-skilling能力が重視されます。
応募条件
専門性： 回路設計(Layout) 経験： アナログ回路設計(ハードマクロ設計)、レイアウト設計、ライブラリ作成(.v、LEF、.libなど) 先端プロセスの使用経験(28nm以降) スクリプト言語の使用経験(Python, TCL, shell, SKILLなど) (自社IP開発に対する意欲があれば尚可） 【語学力】 TOEIC 600 以上、もしくは同等程度 日本語 JLPT：N3取得済み、もしくは同等程度 【必要資格・ライセンス】 大卒以上の実務・研究等の経験者（3年以上）または大学院（博士課程）修了以上
※修了見込含む
勤務条件
- 勤務地
- 東京都千代田区 (麹町ダイヤモンドビル) / 北海道千歳市 (半導体工場)
- 勤務地の範囲
- 国内外両方
- 雇用形態
- 正社員
- 給与
- スキル・ご経験によって応相談
- 勤務時間
フレックスタイム制（フルフレックス）
※1日の標準労働時間 7時間30分
※標準労働時間帯 9:00～17:30（休憩60分）
- リモート
- 条件付き・要相談
- 勤務帯
- 日勤のみ
- 転勤
- 転勤の可能性あり
- 日本語
- 必須
待遇・休日
待遇・福利厚生
- 通勤手当
- 残業手当 / OJTでの研修教育を想定 /
- 健康保険
- 厚生年金
- 雇用保険
- 労災保険
休日・休暇
- 完全週休2日制（土・日）、国民の祝日
- 年次有給休暇（20日 入社初年度は入社した月に応じる日数の年次有給休暇を付与する）
- 創立記念日（8/10）
- 年末年始休暇
- 慶弔休暇
- 産前・産後休暇
- 育児休暇
- 介護休暇
※年間休日 128日