SemiMapサイト内検索

Tier A 回路 / システム / 設計自動化

ISVLSI 2026IEEE Computer Society Annual Symposium on VLSI

今の状態

現在
会期終了
段階
  1. 投稿受付前
  2. 投稿受付中
  3. 投稿終了
  4. 採否通知
  5. プログラム公開
  6. 開催中
  7. 終了
直近の会期
7月7日〜10日開催インド・コルカタITC Sonar, Kolkata
次の一手
次回の日程は公式サイトで発表されます。公式サイト
日程
  1. 論文締切
  2. 採否通知
  3. Late News締切
  4. 開催

近い学会との違い

  • GLSVLSIAVLSI circuits、hardware design、AI hardware、CAD
  • VLSIDAVLSI design、embedded systems、EDA、analog/mixed-signal
  • VLSI-SoCASoC design、architectures、circuits、EDA
  • DACSEDA、AI for chip design、chiplet、low power
  • DATESEDA、test、embedded systems、hardware-software co-design

どんな学会？

IEEE Computer SocietyのVLSI技術委員会が毎年開くVLSIの国際会議。回路と信頼性、CAD、デジタル設計、ポストCMOS、セキュリティなど6トラックで論文を選び、選抜論文をIEEE TVLSIの特集号へ推薦する。

位置づけ
Tier A サブ分野トップ級・地域主要国際会議 Tierの基準
向いている人
回路設計、SoC、設計自動化（EDA）の技術者。テーマが合う研究の有力な発表先です。
主なテーマ
  • VLSI circuits
  • CAD
  • FPGA
  • SoC
  • hardware security
  • post-CMOS
  • AI accelerators
発表者の所属
2026年 講演者の所属（54件） 企業39%大学41%研究機関20% 主な企業：AMD、GlobalFoundries、Synopsys、NXP Semiconductor、IBM India
投稿形式
論文（6ページ）・査読/投稿審査あり
公式情報の目次14項目

会期・会場

ISVLSI 2026は2026年7月7〜10日にインド・KolkataのITC Sonarで開かれました。7月7日（火）はチュートリアルの日で、チュートリアルは対面での実施が条件です。

詳しく（公式資料5項目）

著者登録費には別途18% GSTが加算されます。

2026 会期・会場
2026-07-07〜10 / ITC Sonar, Kolkata, India Late Breaking Research
2026 会場
ITC Sonar Kolkata Venue
2026 初日
7月7日（火）にチュートリアル Program
2026 チュートリアルの形式
対面のみ（hybrid・virtualは不可） Tutorials
2026 著者登録費（海外・IEEE会員）
USD 700（非会員USD 840、別途18% GST） Registration

投稿・締切

主論文は6ページ以内で200語以内のabstractを添え、IEEEの会議論文テンプレートで作成した単一PDFをEasyChairから投稿します。2026年の主論文締切は3月1日から3月15日 11:59 PM（IST）へ延長され、通知も4月30日から5月3日へ移りました。

詳しく（公式資料8項目）

主論文以外に、1ページのLate Breaking Results（締切6月1日）、10枚以内のスライドで投稿するUser Design Track、量子計算ワークショップ（2ページ要旨または6ページ論文、締切4月15日）があります。

主論文の分量
最大6ページ + 200語以内のabstract Paper Submission
書式・投稿先
IEEE Manuscript Template for Conference Proceedings / EasyChairに単一PDF Paper Submission
2026 主論文締切
2026-03-15 11:59 PM（IST）（当初3月1日） ISVLSI 2026 about page
2026 採否通知
2026-05-03（当初4月30日） ISVLSI 2026 about page
2026 著者登録・camera-ready（Call for Papersページ）
2026-05-20 Call for Papers
2026 Late Breaking Results
1ページのIEEE形式extended abstract / 締切2026-06-01 / 採択はポスター発表 Late Breaking Research
2026 User Design Track
10枚以内のスライドのみで投稿（締切は5月10日から5月25日へ延長） User Design Track
2026 量子ワークショップ締切
2026-04-15（2ページextended abstractまたは最大6ページfull paper） Quantum Workshop (QC-CSAA)

査読・選考

主論文はblind reviewのために本文から著者リストを外して投稿し、投稿は未発表で他所で審査中でない論文に限られます。User Design Trackはdouble-blind reviewです。

詳しく（公式資料5項目）

Research Forumは研究の質、ISVLSIとの関連、応募者の業績で選考されます。

主論文の査読方式
blind review（本文から著者リストを省く） Paper Submission
二重投稿
既発表・他所で審査中の論文は不可 Paper Submission
User Design Track の査読
double-blind review User Design Track
Research Forum の選考基準
研究の質、ISVLSIとの関連、応募者の業績 Research Forum
2025 Best Paper Nominees の選定者
Technical Program Committee ISVLSI 2025 Website

対象分野

シンポジウムの説明は、VLSI回路・システム・設計手法からシステムレベル設計、さらにnano/molecular devices、セキュリティ、AI、IoTといった新分野への展開、将来の設計手法とEDAツールまでを範囲に挙げます。2026年の論文募集は6つのトラックで、Emerging and Post-CMOS TechnologiesのトラックにはCNT、SET、QCA、可逆論理までが入ります。

主なトピック

  • LLMによるハードウェア検証2026年はSpecial Session 5としてHardware Verification using Large Language Modelsが組まれました。
  • 量子計算の回路・設計自動化併設ワークショップQC-CSAAが、量子計算の回路・システム・自動化・応用を取り上げました。
  • Post-Quantum Hardware SecuritySDSトラックの範囲にはhardware security、cryptography、IP protection、TRNG、PUF circuitsが入ります。
  • Power GaN2026年のCRTトラックにPower GaN Design and Reliabilityが入り、GlobalFoundriesの講師によるPower GaNのチュートリアルもありました。
詳しく（公式資料6項目）

Call for PapersページのCRTトラックには、Power GaN Design and ReliabilityとDevice Modelingも加わっています。

対象範囲
VLSI回路・システム・設計手法、システムレベル設計、nano/molecular devices、セキュリティ、AI、IoT ISVLSI 2026 about page
EDA
将来の設計手法と新しいEDAツールも主要テーマ ISVLSI 2026 about page
2026 トラック
CRT（Circuits, Reliability, and Fault-Tolerance）/ CAD（Computer-Aided Design and Verification）/ DCF（Digital Circuits and FPGA based Designs）/ EPT（Emerging and Post-CMOS Technologies）/ SDS（System Design and Security）/ AFC（VLSI for Applied and Future Computing） Call for Papers
EPT トラックの範囲
nanotechnology、molecular electronics、quantum devices、spin-based computing、CNT、SET、RTD、QCA、reversible logic など Call for Papers
2026 CRT トラックの追加項目
Power GaN Design and Reliability / Device Modeling Call for Papers
SDS トラックの範囲
hardware security、cryptography、IP protection、TRNG、PUF circuits など Call for Papers

プログラム

7月7日のチュートリアルには、AMDのClock Domain Crossing and SynchronizationやGlobalFoundriesのPower GaN Devices & Systemsなどがありました。8〜10日のプログラムにはSpecial Session 5のHardware Verification using Large Language Modelsなど計15の特別セッション、Poster session 1〜3、Industry Forum PanelとAcademic Panel 1が入ります。

詳しく（公式資料7項目）

keynoteにはUniversity of BremenのRolf Drechsler、Purdue UniversityのKaushik Roy、Stanford UniversityのSubhasish Mitraらと、Synopsys、Infineon Technologies、GlobalFoundries、Qualcommの講演者が並び、量子計算ワークショップQC-CSAAが併設されました。Banquet SpeakerはKU LeuvenのIngrid Verbauwhedeです。

2026 keynote（大学）
Rolf Drechsler（University of Bremen）/ Kaushik Roy（Purdue University）/ Subhasish Mitra（Stanford University）ほか ISVLSI 2026 Home
2026 keynote（企業）
Amit Khanuja（Synopsys）/ Vinay Shenoy（Infineon Technologies）/ Sudipto Bose（GlobalFoundries）/ Sumit Goswami（Qualcomm） ISVLSI 2026 Home
2026 チュートリアル（例）
Clock Domain Crossing and Synchronization（AMD）/ Power GaN Devices & Systems（Global Foundries）ほか Program
2026 特別セッション（例）
Special Session 5 – Hardware Verification using Large Language Models ほか計15 Program
2026 併設ワークショップ
2026 IEEE International Workshop on Quantum Computing: Circuits, Systems, Automation, and Applications (QC-CSAA) Quantum Workshop (QC-CSAA)
2026 ポスター・パネル
Poster session 1〜3 / Industry Forum Panel / Academic Panel 1 Program
2026 Banquet Speaker
Ingrid Verbauwhede（KU Leuven, COSIC） ISVLSI 2026 Home

発表と委員会の顔ぶれ

2026年 講演者の所属（54件）

プログラム

  • 企業38.9%
  • 大学40.7%
  • 研究機関20.4%

企業

  1. AMD3
  2. GlobalFoundries3
  3. Synopsys3
  4. NXP Semiconductor2
  5. IBM India1
  6. Infineon Technologies1
  7. Innatera Nanosystems B.V.1
  8. Microsoft1
  9. Qualcomm1
  10. Renesas Electronics1
ほか4社
  1. SWS International1
  2. Synopsys Innovation1
  3. Synopsys South Asia1
  4. Vinyana Bengaluru1

国・地域

  1. 米国24
  2. インド21
  3. オランダ3
  4. ドイツ2
  5. ベルギー2
  6. 日本1

2026年 委員会の所属（85件）

委員会名簿

  • 企業28.2%
  • 大学64.7%
  • 研究機関4.7%
  • 学会・団体1.2%

企業

  1. AMD Inc3
  2. GlobalFoundries2
  3. NXP Semiconductor2
  4. Qualcomm2
  5. Synopsys2
  6. Cadence Design Systems1
  7. HCL Tech1
  8. HCL Technologies1
  9. Infineon Technology1
  10. M31 Technology1
ほか8社
  1. Marvell India1
  2. Northrop Grumman1
  3. OLA Krutim1
  4. Sandisk Inc, Bangalore1
  5. Semtech1
  6. Siemens, EDA1
  7. Synopsys Innovation1
  8. Thales Research and Technology India1

2026年 スポンサー・出展（13団体）

スポンサー一覧

  • 企業30.8%
  • 大学30.8%
  • 研究機関7.7%
  • 学会・団体30.8%
ゴールド
  • Synopsys
  • GlobalFoundries
  • Qualcomm
シルバー
  • Infineon Technologies
  • IEEE Computer Society
  • IEEE Computer Society Technical Committee on VLSI
  • IEEE
  • IEEE Circuits and Systems Society
  • IIEST Shibpur
  • University of Calcutta
  • Jadavpur University
  • IIT Kharagpur
ほか1団体
  • Indian Statistical Institute Kolkata

委員会・展示

2026年のExecutive ChairはSynopsysのPrith Banerjee、General Co-ChairsはIIEST ShibpurのHafizur RahamanとブラジルUFRGSのRicardo Reisです。Advisory Committee Co-ChairsにはQualcomm、Marvell、Siemens EDAの所属者が入り、Technical Program Co-Chairsは米国の大学3名とUniversity of Calcuttaの1名です。

詳しく（公式資料5項目）

Special Session Co-Chairsにはドイツ・Karlsruhe Institute of TechnologyのJürgen Beckerが入っています。

2026 Executive Chair
Prith Banerjee（Synopsys Innovation, USA） Committees
2026 General Co-Chairs
Hafizur Rahaman（IIEST Shibpur, India）/ Ricardo Reis（UFRGS Porto Alegre, Brazil） Committees
2026 Advisory Committee Co-Chairs
Sumit Goswami（Qualcomm, India）/ Navin Bishnoi（Marvell India）/ Veeresh Shetty（Siemens EDA） Committees
2026 Technical Program Co-Chairs
Sandip Kundu（UMass Amherst）/ Swarup Bhunia（University of Florida）/ Amlan Chakrabarti（University of Calcutta）/ Ujjwal Guin（Auburn University） Committees
2026 Special Session Co-Chairs（例）
Jürgen Becker（Karlsruhe Institute of Technology, Germany）ほか Committees

論文の公開

採択論文はIEEE Xploreの範囲と品質の要件を満たすことを条件に、IEEE Xploreへの収録に回されます。2026年は選ばれた論文がIEEE Transactions on Very Large Scale Integration (VLSI) Systemsの特集号へ招待され、選考は査読コメントと会議での発表の質に基づきます。

詳しく（公式資料5項目）

Late Breaking Resultsの1ページ要旨は会議brochureと公式サイトに掲載され、量子計算ワークショップの論文はISVLSIのproceedings（IEEE Xplore索引）に収録されます。

proceedings収録
IEEE Xploreへ収録申請（範囲・品質要件を満たす場合） ISVLSI 2026 about page
2026 特集号
IEEE Transactions on Very Large Scale Integration (VLSI) Systems Call for Papers
特集号の選考
査読コメントと発表の質 Call for Papers
2026 LBRの掲載先
会議brochureと公式サイト Late Breaking Research
2026 量子ワークショップ論文
ISVLSIのproceedings（IEEE Xplore索引）に収録 Quantum Workshop (QC-CSAA)

沿革

公式サイトはシンポジウムが30年以上にわたってきたと説明し、Past Conferencesとして2012年から2025年の各年サイトへのリンクを並べています。2025年はギリシャのKalamataで7月6〜9日に開かれ、2021年はバーチャル開催でした。

詳しく（公式資料5項目）

量子計算ワークショップQC-CSAAは2020・2021・2022・2024・2025年にも開かれました。

歴史に関する公式記述
30年以上（Over three decades） ISVLSI 2026 about page
2025 開催
Kalamata, Greece / 2025-07-06〜09 ISVLSI 2025 Website
2021 開催
Virtual / 2021-07-07〜09 IEEE CS TCVLSI Conferences
QC-CSAAの過去開催
2020, 2021, 2022, 2024, 2025 Quantum Workshop (QC-CSAA)
公式サイトのPast Conferences
ISVLSI 2012〜2025の各年サイト ISVLSI 2026 Home

近い学会との違い

ISVLSIは自らの範囲を、回路・システムの設計からnano/molecular devicesなどの新技術とEDAツールまでと書き、post-CMOSと量子計算を独立したトラックやワークショップに置いています。TCVLSIの2021年の一覧では、VLSI Design国際会議（VLSID）が技術協賛会議として並びます。

詳しく（公式資料2項目）

2026年はスライドのみで投稿できるUser Design Trackを設け、産業界の取り組みを広く紹介する場としています。

TCVLSIの技術協賛会議（2021年の一覧）
VLSID, International Conference on VLSI Design IEEE CS TCVLSI Conferences
User Design Track の目的
産業界の取り組みを広く紹介する場 User Design Track

参加・活用

博士論文の審査前後1年以内の研究者はResearch Forumに応募でき、選ばれると登録費が免除され、Best PhD Poster賞の対象になります。企業の技術者にはスライド10枚以内で投稿するUser Design Trackがあり、採択者は発表動画の提出も求められます。

詳しく（公式資料4項目）

学生も著者登録は正規料金です。

Research Forum の対象
博士論文審査の前後1年以内の研究者 Research Forum
Research Forum の特典
選考通過者は登録費免除、Best PhD Poster賞 Research Forum
著者登録の条件
学生を含め、1論文につき著者1名以上が正規のMember/Non-Member料金で登録 Registration
User Design Track の発表義務
採択投稿ごとに著者1名以上が登録・発表し、発表動画も提出 User Design Track

名称・主催

詳しく（公式資料4項目）
正式名称
IEEE Computer Society Annual Symposium on VLSI ISVLSI 2026 Home
TCVLSIでの位置づけ（2021年の一覧）
TCVLSIのFinancially sponsored/co-sponsored conferencesに掲載 IEEE CS TCVLSI Conferences
TCVLSIの協賛区分見出し
TCVLSI Sponsored Conferences for 2021 / Financially sponsored/co-sponsored conferences IEEE CS TCVLSI Conferences
開催頻度
年次（Annual Symposium） ISVLSI 2026 Home

よくある質問

ISVLSI 2026はいつ、どこで開かれましたか？

2026年7月7〜10日に、インド・KolkataのITC Sonarで開かれました。7月7日がチュートリアルの日です。

論文の分量と形式は？

主論文は最大6ページで、200語以内のabstractを添え、IEEEの会議論文テンプレートで作成したPDFをEasyChairから投稿します。

査読はどの方式ですか？

主論文はblind reviewで、本文から著者リストを外して投稿します。User Design Trackはdouble-blind reviewです。

論文はIEEE Xploreに載りますか？

採択論文はIEEE Xploreの範囲と品質の要件を満たすことを条件にIEEE Xploreへの収録に回されます。2026年は選ばれた論文がIEEE TVLSIの特集号へ招待されます。

博士課程の学生向けの枠はありますか？

博士論文審査の前後1年以内の研究者を対象にResearch Forumがあります。選ばれると登録費が免除されます。

締切後に出せる枠はありますか？

2026年は1ページのLate Breaking Resultsが2026年6月1日締切で募集され、採択分はポスターで発表されました。

公式資料

  1. ISVLSI 2026 Home 公式サイト
  2. ISVLSI 2026 about page 公式サイト
  3. Call for Papers 募集要項
  4. Paper Submission 募集要項
  5. Late Breaking Research 募集要項
  6. User Design Track 募集要項
  7. Research Forum 募集要項
  8. Quantum Workshop (QC-CSAA) 募集要項
ほか7件
  1. Program プログラム
  2. Tutorials プログラム
  3. Committees 委員会
  4. Venue 会場
  5. Registration 参加登録
  6. ISVLSI 2025 Website 過去回
  7. IEEE CS TCVLSI Conferences 主催学会