光リンク予算：帯域 2 倍の代価は波長倍増で 3.0 dB、PAM4 で 9.5 dB

光リンクの帯域を 2 倍にしたい。道は 2 本あります。

波長の数を 2 倍にする
同じボーレートのまま、NRZ から PAM4 へ移る

どちらも aggregate のビットレートは 2 倍になります。では、どちらが安いのでしょうか。

リンク予算は、dB の足し算だけで済む

光リンクの収支は、すべて dB で書けます。

P_{rx} [dBm] = P_{tx} [dBm] - i \sum L_{i} [dB]

成り立つ条件は

P_{rx} \geq S_{rx} + M

$S_{rx}$ は受信感度、 $M$ は余裕（マージン）。足し算と引き算だけで済みます。

2026 年の WDM-PON の経路保護方式に関する光パワー予算解析¹が追っているのも、この形の収支です。方式の優劣を、パワー予算という 1 つの物差しで比べるという立て方が、この分野で共通の枠になっています。

用語

損失の各項を、どこから取るか

実務では各 $L_{i}$ の値を測定か公開報告から集めます。出典ごとに測定条件が別なので、条件を揃えてから足します。

項目	何に依存するか
ファイバ–チップ結合	結合器の設計、波長、位置合わせ精度
導波路伝搬	長さ、側壁の粗さ、波長
変調器の挿入損失	方式（リング／マッハツェンダ）、消光比との折り合い
フィルタ・合分波	チャネル数、クロストーク仕様
チップ–ファイバ結合	入口と同じ

足し算の前に、全部の項を同じ波長で揃えます。結合器の損失は波長依存が大きく、1.55 µm で測った値を 1.31 µm へ持ち込むと、実際の損失から離れます。

位置合わせ精度が入る項は、分布として持ちます。平均値で組んだ予算は、実装のばらつきで下側の裾が落ちます。

端面結合器は 0.23 dB、ただし 60 µm 要る

損失の最初の項を、実測から取ります。2022 年の部分波長格子を用いた 60 µm 長のファイバ–チップ端面結合器の研究²が、数字を並べています。

構造は、中央に三叉形の部分波長格子（SWG）、その両側に整合したストリップ導波路を並べたもの。変換領域を 3 つに分け、それぞれの寸法を最適化しています。

項目	値
素子長	入力ファイバから出力シリコン導波路まで 60 µm
挿入損失	波長 1.55 µm で 0.23 dB
帯域（IL < 1 dB）	240 nm
帯域（IL < 1.5 dB）	390 nm

0.23 dB は、リンク予算の中ではほぼ無視できる大きさです。帯域 240 nm というのは、WDM の全チャネルを 1 つの結合器で通せる広さです。

ただし 60 µm という長さが、別の帳簿へ乗ります。チップの縁に沿って結合器を据えるとき、1 チャネルあたり 60 µm の奥行きを取ります。2021 年の低損失ファイバ–チップ端面結合器の研究³も同じ課題——標準の単一モードファイバとシリコン細線導波路のモード径の差——を相手にしており、この変換に長さが要ることは方式に共通します。

設計判断としてはこうなります。端面結合の損失を下げる努力が予算全体へ届くのは、0.23 dB の手前までです。同じ労力を、より大きい項——変調器の挿入損失やフィルタのクロストーク——へ向けます。

暗電流と感度から、受信感度の床を求める

収支の右辺、受信感度を見積もります。2024 年のシリコンフォトニックリンク向け低暗電流・低電圧 Ge アバランシェ受光器の研究⁴が、必要な値を全部並べています。

構造は p-i-n-i-n 型の Ge APD で、真性ゲルマニウム層がアバランシェ領域と吸収領域を兼ね、真性シリコン層が暗電流の低減を担います。

項目	値	条件
一次感度	1.1 A/W	—
暗電流	7.42 nA	バイアス −2 V
暗電流密度	6.1 × 10⁻¹¹ A/µm²	同上
アバランシェ電圧	−8.4 V	—
3 dB 帯域	25 GHz	—
データ受信	32 Gbps NRZ	—

用語

暗電流だけから、感度の床を計算する

この 2 つの値から、受信感度の下限が出ます。暗電流によるショット雑音の実効値は

i_{n} = 2 q I_{d} B

$q = 1.602 \times 1 0^{- 19}$ C、 $I_{d} = 7.42$ nA、 $B = 25$ GHz を入れると

i_{n} = 2 \times 1.602 \times 1 0^{- 19} \times 7.42 \times 1 0^{- 9} \times 2.5 \times 1 0^{10} = 7.7 nA

暗電流そのもの（7.42 nA）と、その雑音の実効値（7.7 nA）が同じ桁です。帯域 25 GHz では、平均値と揺らぎが並びます。

BER $1 0^{- 12}$ に要る $Q = 7$ として、NRZ の振幅は $I_{pp} = 2 Q i_{n} = 108$ nA。感度 1.1 A/W で割ると

P_{rx, min} = \frac{108 nA}{1.1 A/W} = 98 nW = - 40.1 dBm

−40 dBm が床です。これは下限であって、実際の感度はこの上に来ます。

数え落としている雑音源が 3 つあります。

TIA の入力換算雑音 — 実際の受信器では、これが支配的なことが多い
信号自身のショット雑音 — 信号が強いほど増える
アバランシェ過剰雑音 — APD を増倍領域で使う場合

だから実際の感度は、この床より 10〜15 dB 上に来ます。床の値打ちは、「原理的な下限はここ」という基準線を持てることにあります。測定した感度が床から 20 dB 以上離れていれば、雑音源の特定へ進む理由があります。

受信側を 1 チップへまとめる

素子を個別に載せるだけでなく、同じチップへ集積する方向があります。2025 年の CWDM4 向け一体集積シリコンフォトニクス受信チップの研究⁵が、その構成を示しています。

1 チップへ載っているのは 3 種類です。

要素	内容
端面結合器	ファイバからの入口
4 チャネルのアド・ドロップ光フィルタ	縦続に連ねた導波路に、三角歯の幅を漸変させた構造
Ge/Si APD	4 チャネルぶんの受光

製造は市販の 180 nm SOI CMOS 技術で、優れた均一性が示されています。

「均一性」が成果として挙げられているのが要点です。4 チャネルを別々のチップで作れば、チャネルごとに感度もフィルタ中心波長も別になります。同じウェーハの同じ工程で作れば、そのばらつきが縮む。

リンク予算の側で測ると、これはマージン $M$ の項に乗ります。4 チャネルのうち最悪のチャネルで予算を組むなら、チャネル間のばらつきがそのまま予算の目減りです。均一性の改善は、平均を良くするより最悪値を持ち上げる形で乗ります。

変調器は、熱と光の相互作用を抱えている

送信側を追います。2022 年の 2 µm 波長帯における高速シリコンマイクロリング変調器の研究⁶が、リング変調器に固有の現象を報告しています。

題名に入っているのが光双安定性（optical bistability）です。リング共振器の中では光が何周も回るので、同じ入射パワーでも共振器内の強度が桁で大きくなります。その強い光が材料を温め、屈折率を変え、共振波長を動かす。動いた共振波長が、また共振器内の強度を変える。

入力と出力のあいだに帰還が掛かるので、同じ入力に対して 2 つの安定状態が生まれます。

リング変調器を予算へ入れるときの 3 項目

リング変調器は挿入損失が小さいので、予算表では有利に映ります。ただし 3 つの項目が別に付きます。

項目	内容
熱同調の電力	共振波長を目標へ合わせ続けるヒータの消費電力
波長ロックの制御	共振のずれを検出し、引き直す回路
双安定性の回避	入射パワーの上限。これを超えると動作点が跳ぶ

3 つ目が、波長を増やす道に直接効きます。波長数を倍にして総パワーを保つなら 1 波あたりのパワーは半分になるので、双安定性からは遠ざかります。逆に、1 波あたりのパワーを上げて感度を稼ごうとすると、この上限に当たります。

熱同調の電力は、ビットあたりのエネルギーへ直接入ります。リング 1 個あたりのヒータ電力を $P_{h}$ 、その波長のビットレートを $R$ とすると、寄与は $P_{h} / R$ 。波長を増やすと、この項がリングの数だけ増えます。波長を倍にする道の隠れた代償はここにあります。

帯域を 2 倍にする 2 つの道を、dB で比べる

本題へ戻ります。同じ 2 倍を、どちらの道で買うか。

前提を 1 つ据えます。送信側の総光パワーは固定——レーザの出力と熱の条件で決まっているとします。

道 A：波長を 2 倍にする。

総パワーが固定なら、1 波あたりのパワーは半分です。

Δ_{A} = 10 lo g_{10} 2 = 3.01 dB

1 波あたりの予算が 3.01 dB 目減りします。ボーレートは変わらないので、受信感度 $S_{rx}$ は同じ。差し引き 3.01 dB のマージンを失います。

道 B：同じボーレートで NRZ から PAM4 へ移る。

平均パワーは同じです。ところが合否に使う振幅が動きます。NRZ は 2 値なので、振幅の全幅が 1 つの目に使えます。PAM4 は 4 値なので、隣り合う準位の間隔は全幅の 3 分の 1 です。

Δ_{B} = 20 lo g_{10} 3 = 9.54 dB

同じ誤り率を保つのに、9.54 dB 多くの受信パワーが要ります。

道	払う dB	2 倍を買う手段
A：波長 2 倍	3.01 dB	リング・フィルタ・熱同調を 2 倍
B：PAM4	9.54 dB	DAC/ADC の分解能と等化

差は 6.5 dB です。リンク予算の項目 1 つぶんとしては大きい。

用語

この比較に付いている条件

上の 6.5 dB は、前提 1 つと近似 2 つの上に立っています。使う前に確かめます。

前提：送信側の総光パワーが固定。レーザを増やせるなら道 A の 3.01 dB は消えます。この前提が崩れると、比較そのものが動きます。

近似 1：PAM4 の誤り率を、1 つの目だけで数えた。実際には合否しきい値が 3 本あるので、同じ目の SNR でも記号誤り率はおよそ 3 倍です。この分で道 B の不利がさらに 0.3〜0.5 dB ほど増えます。

近似 2：道 A の追加素子による損失を、この計算に入れていない。波長を倍にすると合分波のチャネル数が倍になり、フィルタの挿入損失とクロストークが増えます。この分で道 A の有利が目減りします。

帯域の側の条件もあります。道 B はボーレートが同じなので、既存の帯域で足ります。道 A はボーレートこそ同じでも、波長グリッドの幅が要ります。2022 年の 30 GBaud の NRZ と PAM4 のデータに対する分散補償の研究⁷が両方式を同じボーレートで比較しているのも、この判断が実際の設計で出てくるからです。

結論としてはこうなります。6.5 dB という差は方向を確定するのに十分な大きさですが、近似 2 と波長グリッドの条件が自分の系でどれだけ効くかを確かめてから使います。

ビットあたりのエネルギーで測ると、順位が入れ替わりうる

dB で比べた結論に、電力の軸を足します。

ビットあたりのエネルギーは、送信・受信・制御の 3 つの和です。リング変調器の熱同調が常時この和へ乗ることは、2022 年のマイクロリング変調器の研究⁶が報告する熱と光の帰還からも読み取れます。

E_{bit} = \frac{P _{laser} + P _{mod} + P _{heater} + P _{TIA} + P _{DSP}}{R _{total}}

道 A と道 B で、増える項が別です。

道	増える項
A：波長 2 倍	$P_{heater}$ （リングの数だけ）、 $P_{mod}$ 、フィルタ
B：PAM4	$P_{DSP}$ （等化と DAC/ADC の分解能）

分母はどちらも 2 倍になります。だから $E_{bit}$ が下がるか上がるかは、増えた項が 2 倍より大きいか小さいかで決まります。

道 A のヒータ電力は、リングの数に比例するのでほぼ 2 倍です。つまりこの項について $E_{bit}$ は横ばい。道 B の DSP 電力は、分解能を 1 ビット増やすと ADC の電力がおよそ 2 倍になるので、2 倍を超えうる。

dB の比較と電力の比較で、道 A が有利という向きは揃っています。ただしリングの熱同調を切れる設計——共振波長を受動的に揃える、または温度制御をチップ単位でまとめる——が入ると、道 A の $P_{heater}$ が落ちて差がさらに開きます。

現場で動く判断

リンク予算は dB の 1 枚の表で持ちます。 $P_{rx} = P_{tx} - \sum L_{i}$ と $P_{rx} \geq S_{rx} + M$ 。足す前に、全項目を同じ波長へ揃えます。

端面結合の損失を削る努力は、0.23 dB より下では見返りが小さい。同じ労力を変調器の挿入損失やフィルタのクロストークへ向けます。ただし 60 µm の奥行きは、別の帳簿へ乗ります。

暗電流と感度から、受信感度の床を計算しておきます。7.42 nA と 1.1 A/W⁴ から −40 dBm。測定値が床から 20 dB 以上離れていれば、雑音源の特定へ進みます。

均一性は、マージンの項へ乗ります。最悪チャネルで予算を組むなら、チャネル間のばらつきがそのまま目減りです。平均を良くするより最悪値を持ち上げる形で乗ります。

リング変調器には 3 項目が付いてきます。熱同調の電力、波長ロックの制御、双安定性による入射パワーの上限。挿入損失の小ささと合わせて、この 3 つも表へ入れます。

帯域 2 倍の 2 つの道は、3.01 dB と 9.54 dB です。差は 6.5 dB。ただし PAM4 側にはしきい値 3 本ぶんの 0.3〜0.5 dB が追加で乗り、波長側には合分波の損失増が乗ります。

総光パワーが固定という前提を、先に確かめます。レーザを増やせるなら道 A の 3.01 dB は消え、比較そのものが動きます。

ビットあたりのエネルギーでは、増える項が 2 倍を超えるかどうかを追います。ヒータ電力はリング数に比例してほぼ 2 倍、ADC の電力は分解能 1 ビットでおよそ 2 倍。分母も 2 倍なので、超えた分だけ $E_{bit}$ が悪化します。