埋め込みブリッジ：3 つの方式と、熱膨張差ゼロでも角から壊れる理由

シリコンのチップレットを、シリコンのブリッジで、同じ工程で打ったマイクロバンプでつなぎます。両側が同じ材料なので、熱膨張係数の差はゼロです。それでもアンダーフィルを省くと、ブリッジの角から壊れます。差がゼロなのに、何が角を壊しているのか。

用語

ブリッジ（bridge）、EMIB、そして本文の「橋」

ブリッジ（bridge）— 2 つのチップレットの隣り合う端どうしだけを高密度配線でつなぐ、小さなシリコン片。板の全面をシリコンにする TSV インターポーザと違い、配線が要る場所にだけシリコンを敷くという考え方です。原文はこれを「TSV インターポーザ（2.5D）を置き換えること」が目的だと書いています。

EMIB（Embedded Multi-die Interconnect Bridge、埋め込み型マルチダイ相互インターコネクトブリッジ）— ブリッジを有機ビルドアップ基板に掘ったキャビティへ埋め込む方式の名前です。同名の書籍章（2019 年）¹が体系だった記述を与えています。チップレットどうしの横方向の通信だけをブリッジが受け持ち、電源・接地と一部の信号はブリッジの外を回って有機基板から PCB へ降ります。同じ考え方に、実装ごとに別の名前が付いています——LSI（local silicon interconnect）、sFOCoS（stacked Si bridge fan-out chip-on-substrate）。どれも特定の実装の名前で、方式の一般名とは別ですので、別の構成を EMIB と呼ぶと通じにくい。一般名として通るのは bridge のほうです。

本文の「橋」は専門用語ではありません。業界で通じるのは英語の bridge、日本語なら「ブリッジ」、あるいは上のような各社の実装名です。「橋」はこの記事が読みやすさのために選んだ日本語の言い換えで、以下も「ブリッジ」とまったく同じものを指します。社外で話すときは「ブリッジ」か実装名のほうを使ってください。

図 01

熱疲労を材料の相性で考えると、この結果は裏返しに映ります。CTE 差が二桁ある BGA（有機基板 ↔ PCB）が 5.22%、一桁離れた C4（Si ↔ 有機基板）が 2.48%、そして差がゼロのブリッジ角の C2 が 34%／サイクル。BGA の 6.5 倍、C4 の 14 倍です。材料が同じ場所がいちばん先に壊れる理由は、材料表より寸法の側にあります。

出発点はムーアです。チップレットの発想は、1965 年の論文²にもう書かれていました。

有名なのは「部品数が毎年おおよそ 2 倍」のほうですが、同じ論文にこう続きます。「大きなシステムは、小さな機能に分けて個別にパッケージし、相互に結ぶほうが経済的だろう」。これがそのままチップレットです。

理由も当時から変わっていません。チップが小さいほど歩留まり損が減る。代わりにパッケージが大きく、複雑に、高くなる。それでも成り立つのは、半導体のコストがパッケージのコストの数倍あるからです。分割で稼げるほうが大きい。

分けた以上、つなぐものが要ります。それがブリッジ（橋）です。

用語

C2 バンプ・C4 バンプ

ブリッジ（本文の「橋」）は上で語を固めました。残る2語はバンプの呼び分けです。大きさも、つなぐ相手も別です。

C2 バンプ — チップレットと橋をつなぐ側の、細かいほうのバンプ。Cu ピラーの上にはんだキャップを載せた形で、後半で解く解析モデルではピラー 25 µm ＋キャップ 10 µm、径 20 µm、ピッチ 50 µm
C4 バンプ — チップレットとパッケージ基板をつなぐ側の、粗いほうのバンプ。同じモデルで径 90 µm、高さ 75 µm、ピッチ 150 µm

区別が要るのは、1枚のチップレットの同じ面に、この2種類が同居するからです。ピッチで3倍、高さで2倍離れたものを、同じ実装工程で同時に付ける。EMIB の工程が3段になる理由も、この記事の後半で角が壊れる理由も、この同居から出てきます。

図 02

橋の別は、どこへ敷くかだけです。基板のキャビティ、樹脂の中、そしてチップレットの面へ直接。左から順に新しく、順に密度が上がり、複雑さの行き先も基板から樹脂、チップ接合工程へ移ります。シリコン片そのものは米粒サイズで、CTE 差がゼロでも角のはんだキャップから壊れます。

橋は3方式ある

方式	橋をどこへ敷くか	名前の例
基板に埋める	ビルドアップ基板のキャビティ	EMIB¹
樹脂に埋める	fan-out EMC ＋ RDL	LSI、sFOCoS
ハイブリッドボンディング	チップレットの上に直接貼る	DBHi³、s-DBHi⁴

上から順に新しく、順に密度が上がります。

EMIB：橋は米粒サイズ

埋め込み型マルチダイ相互インターコネクトブリッジを追った 2019 年の章¹が書いているシリコン片は、バスマティ米くらいの大きさです。

寸法: 2 × 2 mm から 8 × 8 mm、ただしほとんどが 5 × 5 mm 未満
最小の金属 L/S/H: 2 µm / 2 µm / 2 µm
絶縁層: 2 µm
RDL: 通常4層

工程には3つの山があります。

チップレットウェーハに2種類のバンプを打つ（橋へつなぐ C2 と、基板へつなぐ C4）
基板のキャビティへ橋を埋め、その上へビルドアップ層をラミネートする（圧力と温度をかけて、表面平坦度を確保する）
C2 と C4 の両方を持つチップレットを、その基板へ実装する

難所は 2 番です。キャビティを掘った有機基板を作り、そこへ橋を入れ、上からもう 1 層ラミネートして平坦度を確保する。ここが EMIB の技術的な中心にあります。ダイの埋め込みの難所そのものを主題にした 2021 年の報告⁵があるくらいで、題名が「die embedding challenges」です。

寸法のほうは、変わらないまま

上の 4 つの数字（2×2〜8×8 mm、大半が 5×5 mm 未満、L/S/H 2/2/2 µm、絶縁層 2 µm、RDL 4 層以下）は、年をまたいだ資料でも同じ値のまま載ります。難所として名指しされている一文まで同じです。「キャビティを持つ有機ビルドアップ基板を作り、平坦度要求を満たすために圧力と温度でもう 1 層ラミネートすること」。

「バスマティ米くらい」という言い方は、資料の側が使っているものです。ここでは寸法だけを取り出し、米粒と同じ縮尺で起こしたのが次の図です。長粒種の米が長さ 6〜7 mm・幅 2 mm 前後なので、5×5 mm 未満のシリコン片と同じ桁、という対応になります。

図 03

米 1 粒の長さ 6〜7 mm に対し、橋は大半が 5 × 5 mm 未満です。同じ縮尺で横へ配すと、表面ブリッジとして実証された 3.5 × 2.5 mm も解析モデルの 3 × 2 mm も米粒より小さく、上限の 8 × 8 mm でようやく米粒を超えます。だから「バスマティ米くらい」は比喩より、寸法どおりの対比です。厚さ 50 µm はこの縮尺では線 1 本ぶんにも足りない。

寸法が変わらない、というのは受け取り方が 2 通りあります。成熟して安定したのか、それとも投資が別へ向いたのか。橋そのものの寸法より、それをどう組むかのほうが動いている、と受け取るほうが筋が通ります（この読みはこの記事のもので、出典の側は判断を保留しています）。

公開発表の主題の移り方が、それを裏付けます。

年	報告の主題	何を問題にしているか
2017⁶	埋め込みブリッジを使った異種集積の SI/PI 解析	電気で成り立つか
2018⁷	ブリッジダイの配線を組み立て前に試験する方法	良品を選べるか
2019¹	方式そのものの体系だった記述	どう作るか
2021⁵	ダイ埋め込みの難所	量産でどこが詰まるか

図 04

横軸を年に取ると、公開発表の主題が 4 年で 4 段に移っています。2017 年は電気で成り立つか、2018 年は良品を選べるか、2019 年はどう作るか、2021 年は量産でどこが詰まるか。右の寸法欄はそのあいだ変わっていません。橋そのものは米粒のままで、問題のほうが歩留まりと工程の側へ降りたということです。

橋そのものは米粒のままです。これは「大きいシリコンを 1 枚敷く」の反対側にある解き方です。大板は面積が増えるほどウェーハの使える面積を落とすので、必要な配線のところにだけシリコンを敷くほうが有利になります。

樹脂に埋める：橋を EMC の中へ

特許 US 11,410,933（2021 年 5 月 7 日出願）が、この方式の形を示しています。

橋は64 nm プロセスで作る
RDL の最小ピッチ 0.4 µm
橋を fan-out EMC に埋め、RDL でチップレット1と2をつなぐ
橋の上からの信号は、TMV（through-mold via）で樹脂の下へ抜け、C4バンプで基板へ

同じ構成に LSI（local silicon interconnect）という名前も付いています。大判の TSV インターポーザを置き換えるところが、この方式の持ち場です。

ハイブリッドボンディングの橋：表面へ直接貼る

いちばん新しい方式です。橋をバンプよりCu-Cu 直接接合でチップレットへ貼る。表面シリコンブリッジによる直接接合の異種集積を追った 2022 年の報告⁴と、ダイのタイリングへ表面ブリッジを当てた 2023 年の報告³が、この方式を正面から追っています。後者の題名にある die tiling——ダイを敷き詰める——が、この方式の用途をそのまま言い表しています。

利点が 3 つ挙がっています。密度が上がる、性能が上がる、そして基板が普通のもので済む。3 つめが乗ります。EMIB のようにキャビティを掘る工程が省けます。

ただし 3 つめは、この方式が持ってきた利点とは限りません。橋を µバンプでチップレットの面へ貼る構成でも、基板はキャビティ無しの普通のビルドアップ基板で済みます。表面へ貼るという置き場所のほうが、基板の要求を下げている。乗り換えで実際に替わるのは、µバンプが無くなること 1 点です。この記事の最後で測るとおり、µバンプこそが、CTE 差ゼロでも壊れていた場所でした。

組み立てには2通りあり、C4バンプを基板側に打つか、チップレットウェーハ側に打つかで割れます。後者の工程はこうです。

橋ウェーハ: CVDで SiO₂ を成膜 → CMPで銅にディッシングを作る → 表面に保護膜を塗ってからダイシング（ブルーテープ上）
チップレットウェーハ: CMP → プラズマ活性化 → 水和
室温で橋をチップレットウェーハへ1個ずつ接合
C4ウェーハバンピング
アニール → ダイシング

保護膜はパーティクルによるボイドを防ぐためで、貼る前に落ちたことを確かめてから接合へ進みます。橋の厚さは 50 µm 以下。

PoP への応用も出ています。アプリケーションプロセッサをチップレットへ割り、Si橋をCu-Cuで貼って、上にメモリを載せる。下段は fan-out EMC ＋ RDL、上段はコアレス基板。

CTE差がゼロでも、角は壊れる

この記事でいちばん重い結果です。ここから先で「アンダーフィル」という語が中心に来るので、先に隣の2語と書き出しておきます。

用語

アンダーフィル・NCP・NCF

どれも「バンプの隙間を樹脂で埋めるもの」ですが、入れる順番が別です。

アンダーフィル（underfill）— 接合したあとで、毛細管現象で隙間へ流し込む液状樹脂。流してから硬化させる
NCP（non-conductive paste、非導電性ペースト）— 接合の前に塗っておくペースト。TCB の加圧で押し広げられ、接合と同時に隙間を埋める
NCF（non-conductive film）— 同じものをフィルムにしたもの。塗るより貼る

区別が要るのは、「アンダーフィルは任意」という記述と、隙間を空のままにしてよいという読みが別物だからです。NCP で先に埋めてあれば、あとから流し込むアンダーフィルは確かに任意になります。何も入れずに済ませることとは、別の話です。この読み分けは、この節の後半でそのまま効いてきます。

シリコンのチップレットを、シリコンの橋で、µbumpでつなぐ。両方シリコンなので、熱膨張係数の差はゼロです。普通ならここは安心する場所です。

ところが隙間を空のままで解くと、橋の角にあるはんだキャップの累積等価非弾性ひずみが 34%／サイクルまで上がります。隙間を空にした構造を有限要素で解く試みは古くからあり、アンダーフィル無しのフリップチップパッケージを 3 次元有限要素で全体解析した 2002 年の論文⁸が題名でそれを掲げています。同じ解析の他の接合と横へ配すと、桁が別だとはっきりします。

接合	相手	累積等価非弾性ひずみ
角の C2（はんだキャップ）	チップレット ↔ Si 橋（CTE 差ゼロ）	34%／サイクル
角の BGA ボール	パッケージ基板 ↔ PCB	5.22%／サイクル
角の C4 バンプ	チップレット ↔ パッケージ基板	2.48%／サイクル

いちばん傷むのが、CTE 差がゼロの側にある接合です。有機基板と PCB という、CTE が二桁離れた組み合わせを結んでいる BGA より 6.5 倍、シリコンと有機基板をつなぐ C4 より 14 倍。材料の相性がいちばん良い場所が、いちばん先に壊れる。

CTE差が無いのに壊れる。理由は、変形の原因がCTE差以外にもあるからです。

CTE差がゼロでも歪みが出る理由

熱疲労の原因を「材料間のCTE差」だけで考えると、この結果の手前で止まります。原因はあと2つあります。

1つめ、構造の反り。チップレットは下側で C4バンプを介して有機のパッケージ基板へ載っています。基板のCTEはシリコンよりずっと大きい。温度が動くと基板が大きく伸び縮みし、その上のチップレットごと曲げます。曲がれば、チップレットと橋の相対位置がずれます。橋の両端で逆向きにずれるので、橋の角のバンプがいちばん大きく動きます。

2つめ、拘束が無いこと。アンダーフィルは、バンプ1個1個にかかる力を樹脂全体へ分散させる役目をします。無いと、力がバンプそのものだけで受け止められます。とくに角のバンプは、中立点からの距離（DNP）がいちばん遠いので変位が最大になります。

つまりCTE差はゼロでも、下からの曲げが分散されずに角へ集中する。34%／サイクルは、この2つが重なった結果です。

図 05

角を壊しているのは橋の相手より、その 2 つ下にいる有機基板です。効いている CTE 差は Si と Si の 0 より、基板と Si の 8.5 ppm/°C。基板が伸びるとチップレットが左右へ開き、橋の両端で相対ずれが逆を向いて角で最大になります。その 1.0 µm を樹脂が受けるか、はんだキャップ 1 個が受けるかで 34%／サイクルが決まります。

曲げの向きが動くと、角にかかる力の種類まで替わる

解析の温度条件はこうです。−40 °C と 85 °C のあいだを、昇温・高温保持・降温・低温保持各15分で回す。応力ゼロは室温 25 °C としてあります。1サイクルは 60 分です。

この条件で、構造全体がどう反るかがそのまま出ています。

85 °C（450 秒）: PCB がチップレットや Si 橋より大きく伸び、構造は凸に反る（smiling face）。最大変形 49 µm
−40 °C（2,250 秒）: PCB のほうが大きく縮み、構造は凹に反る（crying face）。最大変形 −59.9 µm

振れ幅が非対称になっていることに気づいてください。応力ゼロの 25 °C から測ると高温側は +60 K、低温側は −65 K で、温度差の比は 1.08。ところが変形の比は $59.9/49 = 1.22$ です。8% の温度差が、22% の変形差になっている。このモデルでは、はんだだけを時間と温度に依存する材料として Anand の粘塑性則で解いています。変形は $Δ T$ に比例しない。

角の C2 が受ける力は、反りの向きで種類ごと入れ替わります。

時刻	構造の形	チップレットと橋の動き	角の C2 が受けるもの
450 秒（85 °C）	凸	チップレットが橋より外へ出る	せん断＋引張
2,250 秒（−40 °C）	凹	チップレットが橋より内へ入る	せん断＋圧縮

1サイクルのあいだに、角の同じ1点が、引張とせん断、圧縮とせん断を順に受ける。せん断だけを見て「CTE 差がゼロなら小さい」と判断すると、この軸方向の往復が丸ごと抜けます。アンダーフィルが無いというのは、この往復を樹脂より直径 20 µm のはんだキャップ1個で受けるということです。

図 06

高温側では構造が凸に反ってチップレットが橋より外へ出るので、角の C2 はせん断に引張が乗ります。低温側では凹に反って内へ入るので、同じ 1 点が今度はせん断＋圧縮を受けます。しかも下段のとおり、温度差の比が 1.08 なのに変形の比は 1.22 で、変形は温度差に比例しないままです。

累積等価非弾性ひずみが「累積」なのも、ここから来ます。値は 85 °C で 7.6%、−40 °C で 24.7%、18,000 秒の 25 °C で 166%。18,000 秒は 5 サイクルぶんなので、 $34% \times 5 = 170%$ 。166% とほぼ合います。34% は1回ごとに足されていく率で、頭打ちになる値とは別です。

角に何が集まるのか、寸法だけで求める

この構図は、材料表を開かなくても寸法だけで確かめられます。実装で長く使われてきた見積り式から始めます。

温度が $Δ T$ 動くと、中立点から $DNP$ だけ離れた点は、相手の部材に対して $Δ α DNP Δ T$ だけ横へずれます。高さ $h$ のバンプがそのずれを1個で受け持つので、せん断ひずみは

γ = \frac{Δ α DNP Δ T}{h}

ここへ Si-Si を入れると、 $Δ α = 0$ なので $γ = 0$ です。 $DNP$ が何 mm でも、 $h$ が何 µm でも、答えはゼロ。「同じ材料だからアンダーフィルは不要だ」という判断は、この式を素直に読んだ結果で、式の使い方としては正しい。間違っているのは、 $Δ α$ の欄に何を書いたかのほうでした。

橋を動かしているのは、橋の相手であるチップレットより先にあります。チップレットの下にいる有機基板です。そこで $Δ α Δ T$ を、基板がチップレットへ押し付ける面内ひずみ $ε$ で置き換えます。式の形は同じです。

γ = \frac{ε DNP}{h}

解析モデルの寸法を借ります。橋は 3 × 2 × 0.03 mm、C2 は Cu ピラー 25 µm ＋はんだキャップ 10 µm。基板側は、有機コア基板の面内の等価 CTE 11.3 ppm/°C、シリコンは 2.8 ppm/°C。応力ゼロを室温 25 °C として −40 °C まで下げると $Δ T = 65$ K です。

まず角の位置。

DNP_{m a x} = \frac{3 ^{2} + 2 ^{2}}{2} = \frac{3.61}{2} = 1.80 mm

次に基板が押し付けるひずみ。

ε = (11.3 - 2.8) \times 1 0^{- 6} \times 65 = 5.5 \times 1 0^{- 4}

角の C2 が受ける横ずれは $ε DNP = 5.5 \times 1 0^{- 4} \times 1, 803 μ m = 1.0 μ m$ 。Cu ピラーは硬いので、変形はほぼ 10 µm のはんだキャップが受け持ちます。

γ = \frac{1.0 μ m}{10 μ m} = 10%

CTE 差ゼロの接合に、10% のせん断ひずみが出ました。効いているのは幾何の増幅率 $DNP / h = 1, 803/10 = 180$ です。はんだキャップは、面内のひずみを 180 倍してせん断ひずみに変える増幅器になっている。 $5.5 \times 1 0^{- 4}$ という、単体では誰も気に留めぬ大きさのひずみが、180 倍されて 10% になります。

有限要素の答えと並べられます。上の 10% は 25 °C から −40 °C までの片道、 $Δ T = 65$ K で出した数字でした。サイクルは −40 °C と 85 °C のあいだを往復するので、片道が 125 K です。同じ式へ入れ直すと、片道ぶんのせん断は

γ = 8.5 \times 1 0^{- 6} \times 125 \times \frac{1 , 803}{10} = 19%

行って戻るので、1サイクルで積み上がるのは 38%。有限要素で出た値は 34%／サイクルでした。

寸法3つと CTE 2つだけで、有限要素の答えの1割強まで届いています。少し大きく出るのは理屈どおりで、この見積り（この記事のもの）はチップレットが基板へ完全に追従するという上限側の仮定に乗っているうえ、往復のせん断がすべて非弾性になるとしているからです。実際にはチップレットも C4 バンプも変形して負担を分け合い、弾性で戻る分もあります。それでも 34% と 38% です。桁も、percent という水準も、材料表を開かずに当たります。

図 07

角の位置は 3 × 2 mm の対角線の半分、つまり 1.80 mm で、これは寸法だけで決まります。その 1,803 µm を 10 µm のはんだキャップが受けるので、幾何の増幅率は 180 倍。基板が押し付ける 5.5×10⁻⁴ という誰も気に留めぬ大きさのひずみが、この 180 倍で percent の水準まで持ち上がります。

式は正しかった。 $Δ α$ の欄に「Si と Si」と書いたのが誤りでした。

「同じ材料どうしだからアンダーフィルは不要だ」は通らぬ話です。橋を µバンプでつなぐなら、アンダーフィルは前提として設計に入れることになります。Cu-Cu 直接接合ならこの隙間そのものが消えるので、ここも接合方式を選ぶ理由の 1 つになります。

ところが「アンダーフィルは任意」という記述がある

DBHi については、はっきりこう書かれています。「ブリッジの下のアンダーフィルは任意である（optional）。」

上の結論と正面からぶつかります。どちらかが間違っているのか。組立の順序を追うと、両立します。

DBHi の手順はこうです。

チップ1とブリッジを、NCP（非導電性ペースト）と TCB で接合
チップ2とブリッジを、NCP と TCB で接合
その塊をキャビティ付き有機基板へ置き、標準のフリップチップリフロー

1と2の時点で、µバンプの隙間はすでに NCP で埋まっています。NCP は接合前に塗る封止材で、TCB の加圧で押し広げられて接合部を包みます。つまり DBHi で「任意」なのは、そのうえにもう一度流し込むアンダーフィルのことであって、µバンプの隙間を空のままにしてよいという意味とは別です。

上で見た解析は、その空のままの状態を解いています。「アンダーフィル無し」で角のはんだキャップの累積等価非弾性ひずみが跳ね上がるのは、隙間に何も無いからです。

読み分けの規則はこうなります。

記述	意味していること
DBHi の「アンダーフィルは任意」	接合時に NCP がすでに入っている。追加の流し込みが任意
上の解析の「アンダーフィル無しでは角が壊れる」	隙間に何も無い状態。この状態は避ける

「アンダーフィル不要」と「封止材不要」は、同じ言葉で括らないこと。文献で「optional」を見たら、先に NCP か NCF が入っているかを確かめる。これが実務上の切れ目です。アンダーフィルの選定と、NCP／NCF を使う TCB の工程設計は、同じ隙間の埋め方を別の順序でやっているだけなので、並べて追うと差が出ます。

実物の寸法も出ています。キャビティ無しで実証された表面ブリッジは 3.5 mm × 2.5 mm × 厚さ 60〜70 µm。面積 8.75 mm² は、EMIB の「大半が 5×5 mm 未満」という範囲によく収まります。厚みのほうは、µバンプの橋が 60〜70 µm、ハイブリッドボンディングの橋が 50 µm 以下。接合の層が消えると、橋そのものも薄くなります。

使われている場所

橋の方式を選ぶとき、複雑さがどこへ行くかを追ってください。EMIB は基板へ、fan-out は樹脂と RDL へ、ハイブリッドボンディングはチップ接合工程へ回ります。どの方式も難しさの総量を減らすより、置き場所を替えています。

ハイブリッドボンディングの橋は、もう研究段階の先にあります。2025年末に消費者向け製品として出荷されています。

µバンプの橋でアンダーフィルを省く判断は、CTE差では筋が通らない。下からの曲げが角へ集中して 34%／サイクル。同じ解析で、CTE が二桁離れた相手を結んでいる BGA が 5.22%、C4 が 2.48% です。接合の危険度を材料の組み合わせで順位づけすると、順番が逆になります。

文献の「アンダーフィルは任意」を、そのまま設計へ持ち込むのは避けてください。DBHi のように NCP が先に入っている構成なら任意ですが、隙間が空のままなら別の話です。任意と書いてあったら、先に何が入っているかを確かめる。

EMIB の寸法は変わっていません。動いたのは個数です。1個から14個へ。橋の方式を比べるときは、1個あたりの性能より何個撒くかを見てください。

理解チェック

あるチームが、Si チップレット2枚を Si ブリッジへ µバンプで結んだ試作を進めています。工数を削るため、ブリッジ下のアンダーフィルを省く案が挙がりました。根拠は2つです。(1) 両側ともシリコンなので CTE 差がゼロ。(2) 参照した文献に「ブリッジ下のアンダーフィルは任意」と書いてある。

この2つを、それぞれ別の理由で退けてください。そのうえで、それでも省きたいなら何を確かめるべきかを1つ挙げてください。

答え：(1) は $γ = Δ α DNP Δ T / h$ の $Δ α$ に「Si と Si」を入れた結果だが、橋を動かしているのは相手のチップレットより下の有機基板なので、そのひずみ $5.5 \times 1 0^{- 4}$ を入れ直すと 3 × 2 mm の橋の角で 10% 級のせん断が出る。(2) はその文献が DBHi のように NCP で接合時にすでに隙間を埋めている構成である可能性が高く、「任意」なのは追加で流し込むアンダーフィルのことであって、隙間を空のままにしてよいという意味とは別。省きたいなら、自分たちの接合工程で NCP か NCF が隙間に入るかを確かめる——入るなら「アンダーフィル無し」で成り立ち、入らないなら角の C2 が $DNP / h = 180$ 倍された変位を独りで受け持つことになる。

上の $γ = 10%$ は「チップレットが基板へ完全に追従する」という上限側の仮定で出した数字で、実際にはチップレットも C4 バンプも変形して負担を分け合います。その分担がどう動くのかが、次に知りたいことのはずです。

同じ問題を有限要素で解いた例はあります。ウェーハレベルのアンダーフィルが、極薄チップを積んだ 3D-IC のマイクロバンプ信頼性へどう乗るかを調べた 2017 年の論文⁹と、アンダーフィル無しのフリップチップパッケージを 3 次元有限要素で全体解析した 2002 年の論文⁸です。後者は題名がそのまま「no-underfill」で、隙間を空にしたときに何が起きるかだけを主題にしています。

この用途で買うべきアンダーフィルは、低 CTE 品より高弾性率品のほうです。理由は上の式と同じで、緩和すべき $Δ α$ がそもそも無いからです。受け持つべきは曲げによる変位で、そこで乗るのは硬さのほうになります。