電源階層と応答時間：180 A・1 µs の遅れを支える容量は 2.1 mF

電源の階層を語るとき、電圧の値で段を数えます。段を切っている量は、別のところにあります。

どの段も、次の段が応答するまでのあいだ電圧を支えるのが仕事です。支えられる時間は、蓄えた電荷を電流の段差で割った値。だから階層は時間の軸の上に並んでいます。

支える容量は $C = Δ I Δ t /Δ V$

負荷電流が $Δ I$ だけ段差で増え、次の段が応答するまで $Δ t$ かかるとします。そのあいだの電圧の落ち込みを $Δ V$ に収める容量は

C = \frac{Δ I Δ t}{Δ V}

時間に比例し、許す落ち込みに反比例します。

公開の実測で確かめます。2026 年の 24 V から 0.6〜3 V への 4 段降圧トランスインダクタ電圧レギュレータ¹は、立ち上がり 19 ns の 19 A の負荷段差に対して、出力容量 100 µF で電圧降下 37 mV、整定 2 µsを報告しています。

この 100 µF が支えられる時間を逆算します。

Δ t = \frac{C Δ V}{Δ I} = \frac{100 μ F \times 37 mV}{19 A} = 195 ns

容量が単独で支えるのは 195 ns まで。整定に 2 µs かかっているので、残りの 1.8 µs は制御ループが引き受けています。

電流を上げると、この関係が急に厳しくなります。2025 年の高速負荷過渡に対応する電圧レギュレータモジュール向け共振補助回路²は、200 A から 20 A への負荷段差に対して、オーバーシュートを 85 mV（27.97% 低減）、復帰時間を 28.8 µs（37.66% 低減）としています。

$Δ I = 180$ A、 $Δ V = 85$ mV で、必要な容量を時間ごとに出します。

次段が応答するまでの時間 $Δ t$	要る容量
100 ns	212 µF
1 µs	2.1 mF
10 µs	21 mF
28.8 µs	61 mF

180 A では、レギュレータの遅れ 1 µs あたり 2.1 mF です。

縮める前の復帰時間は 28.8 ÷ (1 − 0.3766) ≈ 46.2 µs で、85 mV のままなら 98 mF 要りました。だから「復帰時間を 37.66% 縮めた」という改善は、容量で言えば約 37 mF ぶんに相当します。時間の改善と容量の削減が、同じ 1 本の式で換算できる。

距離が作るインダクタンスが、速さの上限を与える

容量を積めば時間は買えますが、遠い容量から取り出せる速さには上限があります。

経路のループインダクタンスを $L$ とすると、電圧の落ち込み $Δ V$ の範囲で出せる電流の変化率は

\frac{d I}{d t} \leq \frac{Δ V}{L}

$Δ V = 50$ mV で数を入れます。

ループインダクタンス $L$	出せる $d I / d t$	100 A を供給できる最短時間
50 pH	1 A/ns	100 ns
500 pH	0.1 A/ns	1 µs
5 nH	0.01 A/ns	10 µs
50 nH	0.001 A/ns	100 µs

インダクタンスは距離でほぼ決まります。ビアの位置がインピーダンスの到達点を左右する³のも、この比例のためです。配線 1 mm あたり 0.5 nH の桁なので、

置き場所	おおよその距離	$L$	出せる $d I / d t$
オンダイ	0.1 mm 未満	50 pH	1 A/ns
パッケージ上	1〜5 mm	0.5〜2.5 nH	0.02〜0.1 A/ns
基板上	10〜50 mm	5〜25 nH	0.002〜0.01 A/ns

速い段ほど近くに要る。近いほど体積が小さいので、容量は小さくなります。

$C \propto Δ t$ と $L \propto d$ の 2 つが、階層の形を決めています。

段	覆う時間	容量の桁	律速している量
オンダイ容量	〜1 ns	nF	面積
パッケージ容量	1〜100 ns	µF	インダクタンス
基板容量	0.1〜10 µs	mF	体積と費用
レギュレータのループ	10 µs 以上	—	制御帯域

時間の 1 桁が、容量の 1 桁です。容量の 1 桁は体積の 1 桁。階層の段数は、この 2 つの掛け算で決まります。

電圧の階層は、効率の積で数える

電圧の側は、別の通貨で数えます。

各変換段の効率を $η$ とすると、 $n$ 段を通した後に残る割合は $η^{n}$ 。上の 2026 年の報告はピーク効率 96.1%（24 V 入力・3 V 出力）を出しています。

段数 $n$	$η = 0.96$ での残り	損失
1	96.0%	4.0%
2	92.2%	7.8%
3	88.5%	11.5%
4	84.9%	15.1%

4 段で 15% が熱になります。

いっぽう電圧を上げると、配電の損失は下がります。同じ電力 $P$ を電圧 $V$ で送るときの電流は $P / V$ 、損失は $I^{2} R = P^{2} R / V^{2}$ 。電圧の 2 乗に反比例します。

配電電圧の倍率	配電損失
1 倍	1.00
2 倍	0.25
4 倍	0.063
10 倍	0.010

電圧を 2 倍にすると配電損失は 4 分の 1、段を 1 つ増やすと変換損失が 4% 増える。2 つの符号が逆向きなので、どこかで釣り合います。24 V から 1 V へ 1 段で落とす構成⁴が研究されているのは、この積を短くするためです。

釣り合いの位置は、 $R$ （配電経路の抵抗）と $η$ （変換器の効率）の 2 つで決まります。応答時間はこの式に入っていません。

だから電圧の階層と時間の階層は、別々に設計する余地があります。同じ図に描かれていても、動かすつまみが別です。

変換器の側で時間を買う手がある

必要な容量が $Δ t$ に比例する以上、変換器を速くする改善は、容量の削減と等価です。

3 つの公開例を、同じ軸の表にします。

手法	負荷段差	得たもの
共振補助回路²	200 A → 20 A	オーバーシュート 85 mV（−27.97%）、復帰 28.8 µs（−37.66%）
4 段降圧トランスインダクタ¹	19 A（立ち上がり 19 ns）	降下 37 mV、整定 2 µs、容量 100 µF
二重充電経路の混成コンバータ⁴	20 mA → 4 A	電圧降下 55.4% 低減、復帰時間 23.6% 低減

3 つとも、降下と時間の両方を同時に動かしています。

上の式で言うと、降下 $Δ V$ を小さくする改善と、時間 $Δ t$ を短くする改善は、必要な容量 $C = Δ I Δ t /Δ V$ へ逆向きに入ります。

\frac{Δ C}{C} = \frac{Δ ( Δ t )}{Δ t} - \frac{Δ ( Δ V )}{Δ V}

時間が 37.66% 縮み、降下も 27.97% 縮んだ場合、必要な容量は $0.623/0.720 = 0.865$ 倍。13.5% の削減です。

時間の欄だけなら 37.66% の改善ですが、降下も一緒に厳しくなっているので、容量の削減は 13.5% にとどまる。2 つの改善を掛けるときは、この符号に気をつけます。

局所の段にも同じ形が出ます。2023 年の反転電圧追従器にもとづく 3 ループ低ドロップアウトレギュレータ⁵は、高速な過渡応答を目的としたループ構成です。近くて速い段を足すと、遠くて遅い段の容量が減ります。

容量は劣化するので、余裕も劣化する

最後に、時間軸のもう一方の端です。

$C = Δ I Δ t /Δ V$ の $C$ は、設計時の値です。使っているあいだに減ります。

2024 年のデカップリング容量の経年と温度が電源網の長期信頼性へ及ぼす影響の研究⁶が、この劣化を測っています。現実的な高電流のサーバ系では、目標インピーダンスを満たすために数百個のデカップリング容量が使われる。そこへ加速試験を温度を変えて掛け、容量・寄生インダクタンス・寄生抵抗の劣化を集めた、という構成です。

劣化を上の式へ通します。容量が $x$ 倍になると、支えられる時間も $x$ 倍。

容量の残存率	支えられる時間	同じ時間を保つのに要る降下
100%	1.00	$Δ V$
90%	0.90	$1.11Δ V$
80%	0.80	$1.25Δ V$
70%	0.70	$1.43Δ V$

容量が 2 割減ると、同じ時間を支えるのに 25% 大きい降下を許すことになります。設計時の余裕と寿命末期の余裕を、別の行で持ちます。

同じ研究は、統計解析にもとづく設計手法を提案しています。個々の容量の劣化を分布として持ち、系全体の雑音の増加を予測する形です。

配置の側にも自由度が残っています。2026 年の階層的遺伝的アルゴリズムによる、ビアと容量の同時設計での電源網インピーダンス最適化³は、従来はビアの位置が固定だったために設計の自由度が狭まり、インピーダンスが最適から離れていたと指摘しています。ビアの位置と容量の位置・種類を同時に最適化すると、ビア固定の手法が届かなかった目標インピーダンスへ届き、使う容量の個数も減る。

ビアの位置は、上のインダクタンスの表の「距離」に対応します。容量を増やす前に距離を詰める、という順序が、この結果の読み方です。

現場で動く判断

支える容量は $C = Δ I Δ t /Δ V$ です。180 A・85 mV なら 1 µs あたり 2.1 mF。レギュレータの応答時間の仕様は、容量の見積もりと同じ式の上にあります。

容量が単独で支える時間を、逆算して確かめます。19 A・37 mV・100 µF¹ で 195 ns。整定 2 µs のうち、残りはループの仕事です。

出せる $d I / d t$ は $Δ V / L$ です。50 mV・50 pH で 1 A/ns、5 nH で 0.01 A/ns。速い段が立つ範囲は、近距離までです。

時間の 1 桁が、容量の 1 桁です。容量の 1 桁は体積の 1 桁。段数は、この 2 つの掛け算で決まります。

電圧の階層は効率の積で数えます。 $η = 0.96$ の 4 段で 15% の損失。配電損失は電圧の 2 乗で下がるので、どこかで釣り合います。

電圧の階層と時間の階層は、別のつまみです。前者は $R$ と $η$ 、後者は $C$ と $L$ 。同じ図に描いても、独立に動かせます。

時間の改善と降下の改善を掛けるときは、符号に気をつけます。時間 37.66% 減・降下 27.97% 減²なら、必要な容量の削減は 13.5%。

容量は劣化するので、余裕も劣化します。数百個の容量について経年と温度の影響を測った研究⁶があります。容量 2 割減は、降下 25% 増と等価です。

容量を増やす前に、距離を詰めます。ビアの位置と容量を同時に最適化すると、ビア固定の到達点を超え、個数も減る³。位置がインダクタンスを、インダクタンスが速さを決めています。

電源階層と応答時間：180 A・1 µs の遅れを支える容量は 2.1 mF

支える容量は $C = Δ I Δ t /Δ V$

距離が作るインダクタンスが、速さの上限を与える

電圧の階層は、効率の積で数える

変換器の側で時間を買う手がある

容量は劣化するので、余裕も劣化する

現場で動く判断

出典

AIに聞く

支える容量は C=ΔIΔt/ΔV

距離が作るインダクタンスが、速さの上限を与える

電圧の階層は、効率の積で数える

変換器の側で時間を買う手がある

容量は劣化するので、余裕も劣化する

現場で動く判断

出典

あわせて読む

支える容量は $C = Δ I Δ t /Δ V$