安全動作領域の検証：非凸なら総当たりで 65〜130 点

安全に動くことを確かめた動作点が 2 つあります。そのあいだは安全だと言ってよいのか。

言えるなら試験は縁の数点で済み、言えなければ総当たりです。この 1 問が、試験規模を 1 桁変えます。

同じ「形が握る」という構図が、線源の治具にも出ます。そちらでは 0.1 mm の設置ずれが 4.4% の報告誤差になります。

凸なら補間できる。非凸なら、その権利が消える

形について、3 語を先に分けます。

安全動作領域が内部に孤立した穴を持つのは稀です。ところが非凸であることは、よくあります。

この 2 つで、言えることが別です。

電圧と電流の平面で考えます。低電圧・高電流は安全、高電圧・低電流も安全。ところがその中間で、共振や熱の局所集中が起きる。

両端だけを測ると、真ん中を見逃します。

だから総当たりが要求される理由は、精度の外——形状です。

非凸が生じる物理は、先に列挙が済みます。共振、熱暴走の閾値、寄生素子の導通、保護回路の動作点。「ある範囲でだけ働く機構」があれば、そこにへこみが入ります。

短絡耐量が電圧の与え方で動くことを正面から主題にした2021 年の研究¹1VDS and VGS Depolarization Effect on SiC MOSFET Short-Circuit Withstand Capability (2021)や、半ブリッジ構成での短絡耐性を挙動モデルで組んだ2023 年の報告²2Enhanced Behavioral Modeling for Short-Circuit Ruggedness Analysis in GaN-based Half-Bridge (2023)があるとおり、縁を握る軸は 2 本以上あります。

掛け算で 45〜80、危険条件を足して 65〜130

試験点の数え方が、掛け算の形で与えられています。短絡耐量が電圧の与え方で動く2021 年の研究¹のように、掃引すべき軸は機構ごとに増えます。

そこへ高ストレスやばらつき試験などの危険条件を 20〜50 点追加します。

試料の数え方も、点の種類で割れます。

危うい側だけ倍にします。全点を 10 個にすればコストが倍になり、全点を 5 個にすれば縁の推定が甘くなる。

試料 425〜900 個。

公開表は、5 個／点と 10 個／点でちょうど再現する

デバイス種別ごとの規模が、表で公開されています。半ブリッジ構成の短絡耐性を挙動モデルで組んだ2023 年の報告²のような仕事は、この点数を計算で減らす側にあります。

試料数を点数で割ります。

下端はちょうど 5 個／点、上端はちょうど 10 個／点です。

つまり表の下端は「全点が通常条件」、上端は「全点が危険条件」という設定です。前節の 5 個と 10 個が、そのまま範囲の両端になっています。

CMOS が最も重い理由も表から読めます。掃引に酸化膜等価厚の水準を 3〜4 通り足しているので、点数で 1.3 倍、時間で 3 倍以上になります。

並列化は、どの行でも 2.00 倍ちょうど

直列と並列の比を全行で取ります。バーンインの費用を時間と加速で最適化する1996 年の研究³3Cost optimization of accelerated burn-in (1996)と同じ取引が、ここでも並列度として出ます。

5 行とも 2.00 です。この表の「並列」は、2 並列を意味します。

読み取れることが 2 つあります。1 つは、表の並列側が実測の代わりに2 で割った設計値だということ。もう 1 つは、並列度を上げる余地がそのまま残っていることです。

ただし並列度は、試験装置の側の占有で決まります。先端ノードでは高エネルギーキャリアや絶縁破壊の試験をウェハレベルで回す必要があり、同じ装置群を取り合います。

幾何因子は、立体角の比そのもの

話を線源の治具へ移します。α 線のソフトエラー率を測る治具で、線源から出た粒子のうちチップへ届く割合を幾何因子と呼びます。

$h$ が線源とチップの距離、$r$ が線源の半径。どちらも通常は数 mm。

この式は、立体角の比そのものです。チップ上のある点から見上げると、半径 $r$ の線源が円板として映ります。半頂角 $\theta$ の円錐が張る立体角は

α 放射が等方的なら、飛んでくる粒子の割合はチップ側の半球（$2\pi$ sr）に対するこの立体角の割合に等しい。

仮定は 2 つで、どちらもこの 2 行を書くために要ったものです。放射が等方的であること（成り立たなければ割合を立体角で測る根拠が消えます）、そして放射束がチップ上の各点で同じであること（成り立たなければ 1 点の値を全面へ広げる根拠が消えます）。

線源と検出器のあいだの実効立体角を数値計算で求める2021 年の研究⁴4Source-detector effective solid angle calculation using MCNP6 code (2021)があるとおり、実形状では解析式からのずれが出ます。上の 2 つの仮定は、その差の在り処を指しています。

0.1 mm の設置ずれが、報告する FIT を 4.4% 押し上げる

$h=2$ mm、$r=3$ mm とすると

治具の設置が 0.1 mm ずれて $h=2.1$ mm になると

$GF$ は故障率の式の分母にいます。

0.1 mm の設置ずれが、4.4% の報告誤差になります。

感度を式で書きます。

$GF=0.5$ の点（$h=0.577r$）で $dGF/dh=-0.65/r$。$h$ が 10% ずれると $GF$ が 7.5% 動きます。

範囲の両端も出しておきます。実用域は $GF=0.2$ から $0.8$ とされています。

距離を 6.5 倍動かすと $GF$ が 4 倍動きます。

だから治具には、距離を機械的に決め打つ構造が要ります。手載せの方式が出せる精度は、この手前で止まります。

線源の半径 $r$ も乗ります。同じ距離でも半径が別なら値が動くので、線源を交換したら $GF$ を計算し直します。α 粒子の遮蔽と低減の手そのものを主題にした2007 年の研究⁵5Alpha particle mitigation strategies to reduce chip soft error upsets (2007)が挙げる対策も、この幾何の上に乗ります。

$10^9$ は単位そのもの——良品でも 38 時間に 1 ビット

式の先頭の $10^9$ は、単位の取り決めそのものです。物理定数や補正係数とは別物。

$FBC/t$ が 1 時間あたりの故障ビット数。$N_p$ で割ってビットあたりに直し、$N_{\alpha }$ と $GF$ で線源側の加速を割り、$10^9$ を掛けて FIT にする。式の形が、いっぺんに読めます。

単位が分かると、規格値の意味が出ます。一般的な水準は 200 FIT／メガビット、仕様上限は 1,000 FIT／メガビット。16 GB の部品に直します。

良品でも 38 時間に 1 ビット、仕様上限なら 7.6 時間に 1 ビットです。

ソフトエラーは「起きるかどうか」の外——「毎日起きるものをどう織り込むか」の問題になります。誤り訂正が必須の機能である根拠が、ここに出ます。動的メモリのソフトエラー率が総線量でどう動くかを主題にした1989 年の研究⁶6Total dose effect on soft error rate for dynamic metal-oxide-semiconductor memory cells (1989)や、回路の側からソフトエラー率を推定する2017 年の研究⁷7Accelerated Soft-Error-Rate Estimation for Combinational and Sequential Circuits (2017)が対象にするのも、この日常の量です。

ソケットが 60% なら、汎用化の上限も 60%

最後に、バーンインボードの原価構造です。

原価の 60% が 1 部品に集まっているので、汎用化の的はそこ 1 点です。

汎用ソケットで何%まで削れるかを出します。製品種が $N$、1 セットの原価を $C$ とすると

上限はちょうど 60%——ソケットの原価比率そのものです。ソケットの要求仕様を正面から主題にした1998 年の報告⁸8Burn-In Socket Requirements for CSP (1998)があるとおり、ここを汎用化できるかどうかが節約の天井を決めます。

納期の側も勘定に入ります。

1 セットの手配が、四半期のほぼ半分を占めます。加速バーンインの費用最適化を主題にした1996 年の研究³が対象にするのも、この時間と費用の取引です。