熱伝導率の測定方法、3D積層での選び方｜kは3ω法、界面GはTDTRとFDTR

3D積層（3DI）の熱測定で手法を選ぶときは、欲しい値から決める。材料の熱伝導率kは3ω法とTDTR/FDTRが、界面の熱コンダクタンスGはTDTR/FDTRが、実際に積んだstackの層ごとの熱抵抗はheaterとsensorを組み込んだ試験チップが、hotspotの位置と局所温度はlock-in thermographyとmicro-Ramanが返す。laser flash法は、接続部を含む積層chipのような不均質な試料では熱抵抗を測りにくい。

手法を取り違えると、同じ「熱伝導」でも値の意味に違いが出る。IBMが試験stackで測ったmicrobump層の熱抵抗は、はんだとunderfillのbulkの熱伝導率から見積もった値より高かった¹。つまり、bulkのkから見積もった値は、積んだstackの層の値の代わりにならない。縦の熱抵抗と横の温度分布を分けて見る理由は3D積層の熱評価に要る2つの値で扱った。

stackの層ごとの熱抵抗はheaterとsensorを組み込んだ試験チップで測られ、材料と界面の値は3ω法とTDTR/FDTRが、hotspotの温度はIR/lock-inとRamanが返す。

絶縁膜のkは3ω法で測る

3ω法は、試料の上に作った細い金属線をheaterと温度計の両方に使う。交流電流で金属線を温めると、抵抗の温度変化から電流の3倍の周波数の電圧成分が出る。この成分から温度振幅を求め、熱伝導のmodelに合わせてkを出す。imecは3ω法でSiO2の熱伝導率を1.15 W/mK、OSG3.0を0.3 W/mK²と測り、配線層の熱modelの入力にした。NISTのFeldmanは、silicon上の絶縁薄膜の熱伝導率について、複数の研究機関の比較測定をもとに3ω法を標準の測定法に推した³。

3ω法は治具の設計しだいで横方向にも感度を持つ。IBMはITherm 2025で、中央にheaterを置いた3ω法でSiNとTEOSの膜の縦方向（cross-plane）の熱伝導率を測り、横方向（in-plane）のkへの感度は、周波数を上げ、heaterの幅を狭め、膜の縦方向のkが低いほど高くなる⁴と解析した。測定は、金属線の抵抗温度係数を校正する段階と、周波数ごとの温度振幅を測る段階の2つからなる。

薄膜と界面はTDTR/FDTRで測る

TDTR（時間領域サーモリフレクタンス）とFDTR（周波数領域）は、試料表面の金属膜をレーザーで温め、反射率の変化から温度応答を読む。NISTによれば、この手法群は非接触で、薄膜、埋め込まれた材料、多層膜を測れ、kの範囲は約0.1〜2,400 W/mK、深さは数十nmから数十µmまで探れる⁵。横方向と縦方向のkを同時にfitでき、2次元の物性mapも取れる。接合界面の品質が熱に与える影響はHybrid Bondingの歩留まり・信頼性にまとめている。

弱みはmodelへの依存だ。NIST自身が、装置の多くが研究者の手作りで、データのfitと不確かさの解析が複雑で、検証用の標準と手順が要る⁵と書いている。

実stackの層ごとの熱抵抗は、試験チップで測る

積んだ状態の熱抵抗は、heaterと温度sensorを組み込んだ試験チップで測る。IBMは4段のchip stackの最下段を発熱させ、段ごとに上下に並べた抵抗sensorの温度差から、underfillを入れた直径約25 µmのmicrobump層の単位面積あたり熱抵抗を、pitch 50、71、100 µmでそれぞれ8.0、15.5、19.0 °C·mm²/W¹と求めた。値は試験chip自体の分を引いたもので、同じ記事は、pitch 200 µm、高さ約70 µmのunderfill入りC4の層では約100 °C·mm²/Wが標準的だと比べている。不確かさは50 µm pitchで5%未満、100 µm pitchで10%未満で、主な原因はsensorの校正と、熱がstackを縦に抜けずに横や基板へ逃げることだった。

試験チップの設計にはJEDECのガイドラインがある。JESD51-4Aは、試験チップの違いによる測定データのばらつきを減らすための、wire bondとflip chipの熱試験チップの設計指針だ⁶。3D積層向けのsensorの並べ方や、自社工程で作った試験チップの測定値をmodelへ返す手順は、3DIの熱測定test vehicleで扱う。

laser flash法は、試料の片面をパルス光で温め、裏面の温度上昇の速さから熱拡散率を求める。均質な試料を前提にした方法で、IBMはSEMI-THERM 2009の論文で、Yamajiらが接続部を含む積層chipのような不均質な試料ではlaser flash法で熱抵抗を測りにくいと指摘したことを受け、接続部の熱抵抗を定常法で測った⁷。

hotspotの位置はIRとlock-in、局所温度はRamanで測る

IR thermographyは、表面から出る赤外線を撮って温度分布を画像にする。lock-in thermographyは電圧を周期的にかけ、温度応答の振幅と位相を取り出すので、小さな発熱も拾える。Fraunhofer IISBは、µW級の発熱のhotspotを検出し、欠陥の位置を2次元と3次元で特定して破壊解析へ渡す⁸用途を挙げている。装置ごとの役割分担は検査・計測・オーバーレイ装置の役割分担にまとめている。

micro-Ramanは、Ramanピークの位置や幅が温度で変わることを使い、材料ごとに非接触で局所温度を測る。弱みはひずみだ。SandiaのBeechemとSerranoは、ピーク位置はひずみにも反応し、siliconでは約150 MPaの2軸応力で温度に24 °Cの誤差が出る⁹と示した。PurdueのHuangらは、適切に校正すれば温度由来とひずみ由来の信号を分けられ、薄膜の横方向のkも正しく出せる¹⁰と報告した。

関連ページ

• 後工程3D積層の熱評価に要る2つの値
• 後工程3DIの熱測定test vehicle
• 後工程3DI / 3DIC の熱的限界
• 後工程Hybrid Bondingの歩留まり・信頼性
• 装置・品質検査・計測・オーバーレイ装置の役割分担
• 後工程テストと選別

出典

10件を表示

1. 1
   Electronics Cooling（IBM, Colganら）：3D積層のmicrobumpの熱抵抗の実測（2013年3月）electronics-cooling.com ↩ab
2. 2
   imec：先端配線の熱ボトルネック、3ω法による絶縁膜のk（2023年9月）imec-int.com ↩
3. 3
   NIST（Feldman）：絶縁薄膜の熱伝導率測定、3ω法の標準化提案（2017年2月）nist.gov ↩
4. 4
   IBM Research：3ω法によるBEOL膜の熱伝導率と横方向感度（ITherm 2025、2025年5月）research.ibm.com ↩
5. 5
   NIST：サーモリフレクタンスによる熱物性測定（2026年4月更新）nist.gov ↩ab
6. 6
   JEDEC：JESD51-4A、熱試験チップの設計指針（2019年7月）jedec.org ↩
7. 7
   IBM Research：3D積層の接続部の熱抵抗測定（SEMI-THERM 2009、2009年7月）research.ibm.com ↩
8. 8
   Fraunhofer IISB：lock-in thermographyによる故障解析（2026年10月閲覧）iisb.fraunhofer.de ↩
9. 9
   Spectroscopy（Sandia, Beechem・Serrano）：Raman温度測定の誤差要因（2011年11月）spectroscopyonline.com ↩
10. 10
    Purdue（Huangら）：micro-Raman温度測定の温度とひずみの分離（2021年4月）engineering.purdue.edu ↩