コンテンツにスキップ
SemiMapサイト内検索

3D積層の熱抵抗、hotspotは別に測定｜imec試験、25 µm薄化dieで温度上昇が拡大

3D積層チップの熱評価には、縦方向の熱抵抗と、hotspotの周りの温度分布の2つが要る。junction-to-caseの熱抵抗とは、発熱部からパッケージ表面までの熱の通りにくさを1つの数で表した値だ。dieを薄くして積むと、局所的な発熱点（hotspot）の熱がsiliconの中で横へ広がりにくくなり、局所温度はこの1つの数では読めなくなる。この結論は、imecが試験チップで測った温度分布から導ける。

imecのHerman Oprinsは2012年、厚さ25 µmに薄化した上段dieを厚さ725 µmのdieへCu-Cu接合した2段のstackと、厚いdie単体とで、同じ12 W/mm²のhotspotを発熱させた1。厚いdie単体と比べると、積層した側の局所温度上昇は2〜3倍になり、温度のピークの幅も広がった。imecは原因を、薄化したdieで熱が横へ広がらないことと、die間の接合に使う熱伝導率の低い接着剤の2つに求めた。

縦方向の熱抵抗は、熱の通り道が1本のときに使う値

Section titled “縦方向の熱抵抗は、熱の通り道が1本のときに使う値”

junction-to-caseの熱抵抗を測るJEDECの規格JESD51-14は、題名で熱の流れが1本の経路を通る半導体デバイス2を対象にしている。熱解析の技術者Robin Bornoffは、JESD51-14の値がほかのパッケージにも使えるかを熱解析で調べ、junction-to-boardの熱抵抗がjunction-to-caseの10倍を超える型では誤差6%未満、それ以外の型では40%を超えた3と報告した。同氏は、こうした熱抵抗の値で温度を予測すると、値を取ったときと同じ冷却条件でしか当たらないとも書いている。

3D積層では、熱の通り道が1本にならない。IBMのEvan Colganらが説明するように、通常のパッケージでは発熱回路の熱はsilicon基板を通って広がりながらheat sinkへ抜ける。3D積層では複数のchipの熱が最上段chipの裏面から抜け、途中の配線層（BEOL）とmicrobumpの層も熱の通り道に入る4。発熱するdieが段ごとにあり、熱は接合層を何枚も越えて冷却面へ向かう。1本の経路を前提にした値で、段ごとのhotspotの温度は表せない。

図1縦方向と横方向の熱経路
断面（模式図） lid / heat spreader / cold plate TIM 上段 die（薄化 silicon + BEOL / RDL） hybrid bonding / microbump + underfill active base die（silicon / BEOL / RDL） TSV / interposer / substrate hotspot 縦方向 through-stack hotspot から接合層、上段 die、TIM を通って lid へ抜ける熱抵抗 横方向 lateral spreading 薄化 silicon、BEOL、RDL、interposer の面内へ広がってから縦へ向かう
3D積層では、hotspotの熱は接合層と薄い上段dieを通って縦に抜ける経路と、薄いsiliconやBEOLの面内へ広がってから縦へ向かう経路に分かれる。

dieを薄くすると、hotspotの熱は横へ広がりにくくなる

Section titled “dieを薄くすると、hotspotの熱は横へ広がりにくくなる”

厚いsiliconは、hotspotの熱を面内へ広げる板として働く。IBMの説明では、TSVを通すchipは薄化されるので、hotspotから熱を広げる力が下がる4。薄化の工程は仮接合・剥離とウェーハ薄化にまとめている。

この試験でimecが示した温度上昇を電力で割った値（規格化ピーク温度）は、100 µm角のheaterで82 K/W、50 µm角で125 K/Wだった1。imecが25 µmの実験結果を他の厚さへ延ばしたシミュレーションでは、この試験チップのhotspotを扱うにはdieの厚さが50 µm以上要った。2Dのchip向けの冷却方式では3D積層品を冷やしきれない場合がある、ともimecは書いている。

hotspotは速く温まる。同じ試験で温度応答の時定数は上段dieで100 µs、下段dieで200 µsで1、chip全体を一様に温めたときの約1秒よりはるかに短い。imecは、この立ち上がりを10 µs刻みで記録した。

3D積層の放熱をまとめたCommunications Engineering誌のreviewも5、積層の段の間に閉じこめられた熱を取り出すには、極薄の基板と層間絶縁膜を通る横方向の伝導に頼ると述べている。3D積層品の熱がどこで限界に達するかは3DI / 3DICの熱的限界で扱う。

横方向の広がりは、heaterの周りに並べたsensorで測る

Section titled “横方向の広がりは、heaterの周りに並べたsensorで測る”

横方向を測るには、heaterの直上だけでなく、周りにも温度sensorを並べる。imecの試験チップは、50 µm角と100 µm角の銅のheaterの周りに、hotspotの中心から0、60、80、120、160 µmの位置にdiodeを5個ずつ、上段と下段の両方のdieに置いた1。heaterの下には、TSVを置かない場所、7×7、11×11のTSV列も作った。距離ごとの温度上昇を並べると、熱が横へどこまで広がるかが分かる。

図2横方向の広がりをsensorで測る
imec の試験チップ（配置を再描画） 上段 die 25 µm 下段 die 725 µm 0 60 80 120 160 µm heater（50・100 µm角） diode（温度 sensor） hotspot の中心からの距離と温度上昇（模式図） 温度 上昇 hotspot の中心からの距離 0 3D 積層（25 µm の上段 die） 厚い die 単体（2D）
imecは薄化した上段dieのheaterの中心から0〜160 µmにdiodeを並べ、同じ12 W/mm²で比べた。3D積層の温度上昇は厚いdie単体の2〜3倍で、ピークの幅も広がった。グラフは形を示す模式図。

このsensorの測定値は、modelの予測と食い違った。imecのシミュレーションは、7×7のTSV列で温度上昇が7%、11×11で20%下がると予測した。実測では10個のstackすべてで、7×7は温度が上がり、11×11は予測ほど下がらなかった。FIB-SEMで断面を観察すると、TSV列の外周につながっていないTSVがあり、die間の隙間の高さもばらつき、接着剤の広がりも不均一だった。この形状を入れて直したmodelは実測の温度を再現し、7×7の列では熱が縦へ抜ける前に横へ逃げていたと説明できた。test vehicleを自社の工程で作り、測った値でmodelを直す手順は3DIの熱測定test vehicleで詳しく扱う。

縦と横の値を、同じthermal modelへ返す

Section titled “縦と横の値を、同じthermal modelへ返す”

3D積層の熱測定は、返す値の種類で分けると整理できる。材料の熱伝導率kと界面の熱コンダクタンスGは試験片で、実stackの層ごとの熱抵抗は試験チップで、hotspotの位置と広がりは温度sensorや画像で測る。IBMは4段の試験stackで、underfillを入れた直径約25 µmのmicrobumpの層の単位面積あたり熱抵抗を、試験chip自体の分を引いて、pitch 50、71、100 µmでそれぞれ8.0、15.5、19.0 °C·mm²/W4と測った。どの手法がどの値を返すかは3DIの熱測定法の使い分けにまとめている。

測った値は設計のmodelへ戻す。IntelのファウンドリーとSiemensは、3D ICではchiplet間の熱結合がfloorplanの判断を左右し、実現性の検討からsignoffまで続けて熱解析を回す必要がある6と説明する。Intelは製品のsiliconができる前の設計作業に、製品SKUの条件を模擬するProcessor Thermal Test Vehicle7を使う。imecも、試験チップで校正したmodelを3D積層の初期設計の流れに組み込んだ。

imecの試験チップでは、薄化したdieでhotspotの温度上昇が2〜3倍になり、実験結果をシミュレーションで他の厚さへ延ばすと、この試験チップではdieの厚さに50 µmという下限が出た。接合界面の品質が熱に与える影響は、Hybrid Bondingの歩留まり・信頼性と先端パッケージングの全体像にまとめている。

関連ページ

Section titled “関連ページ”

出典

Section titled “出典”
7件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7