フロアプランニング｜半導体設計 › 物理設計・レイアウト

フロアプランニングは、チップや設計ブロックの外形、メモリなどの大きなマクロの位置、入出力端子、電源網、配線の通り道を、細かなセルを並べる前に決める物理設計の工程である。面積を詰めすぎると配線が混み合って遅延が増えるため、配線用の余白と、電源網が電流を運べる空間を先に確保する。ここで決めた領域を前提に、P&R（配置配線）がセルを置いて結線する。