P&R（配置配線）｜半導体設計 › 物理設計・レイアウト

P&R（配置配線）は、論理合成で得た回路のセルをチップ上の具体的な位置へ並べる配置と、セル同士を結ぶ経路を引く配線の二段からなる工程である。配線の長さが信号の遅延と消費電力を左右するため、短絡を避けながら経路を短くまとめる。フロアプランニングで決めた領域の上で行い、途中でCTS（クロックツリー合成）を挟み、結果はサインオフタイミング検証と物理検証にかけられる。