GAA求人の必須条件は工程の経験年数｜GAA経験が必須の求人は2件

GAA（Gate-All-Around）とは、チャネルの全周をゲートで囲むトランジスタを指す。Samsung Austin Semiconductor、Intel、Applied Materials（AMAT）の3社の求人サイトで、2026年10月5日に掲載中だったGAAを名指しする技術職は12件あった。12件の多くはGAAの経験を歓迎条件に置き、必須条件にはエッチ、CMP、成膜、インテグレーションといった工程モジュールの年数を置く。GAAの経験を必須条件に置く求人は2件で、10件は歓迎条件に置いた。一方、次の構造のCFETを挙げる求人は2件で、職務に書くのはAMATの1件、Intelの1件は歓迎条件の1語だ。forksheetを挙げる求人は1件もなかった。

12件は、3社の求人サイトで「GAA」「gate all around」「nanosheet」「CFET」「forksheet」を検索し、技術職だけを残したものだ。TSMCの求人サイトは検索しておらず、Lam Researchの求人サイトは応答しなかった。必須と歓迎は、FinFETかGAAのどちらかを求める基本条件も含めて、基本条件・必須条件の欄にGAAがあれば必須、歓迎条件の欄か「preferred」と書かれていれば歓迎と数えた。公開済みのノード計画では、TSMCは2029年のA13まで、Intelは14Aまで、SamsungはSF2Zまでnanosheet系のGAAで進める。

Samsungの4件は、2nm GAAのnanosheetとゲートのモジュールを任せる

12件を比較すると、10件はGAAを歓迎条件に書き、必須条件に書くのは2件だ。CFETを書くのは研究開発の2件にとどまる。

Samsung Austin Semiconductorのテキサス州テイラー工場の求人は、Nanosheet/Polycrystalline Gate（NS/PC）工程のモジュール・インテグレーション担当として、2nm GAAノードのモジュールの健全性と前工程のインテグレーションを任せる¹。職務は、系統的な欠陥とパラメトリック歩留まりの改善、寸法の狙いとばらつきの管理、異常ロットの原因調査、本社からの先端ノードの移管だ。必須条件は前工程のインテグレーションか単位工程の3年以上の経験で、GAAのインテグレーション経験は歓迎条件に置く。同じ工場の上位職の求人²も同じNSPCモジュールを担当させ、必須の経験を7年以上とする。

オースティン工場の求人は、2nm GAAFETチームで置換金属ゲート（RMG）と、PCとNSの分離のモジュールを担当させる³。エッチ、CVD、ALD、CMP、露光の担当者と組んで工程の問題に対応し、実験計画とTEM・SEMの解析で不良の原因を突き止める。応募条件は材料科学や物理などの修士で、MOSFETの物理はGAAFETの知識を歓迎し、FinFETの知識も望ましいとする。

4件目は、テイラー工場の歩留まり解析のデバイス技術者だ⁴。基本条件に、FinFETかGAAを扱う先端工場での直接の経験を挙げる。この基本条件を、12件の集計では必須の2件のうちの1件に数えた。

Intelの7件は、GAAを歓迎条件に置き、工程の年数を必須にする

IntelのMDCE（製造開発・顧客技術）部門のドライエッチの工程技術ディレクターは⁵、必須条件にドライエッチの工程開発の10年以上の経験を置き、歓迎条件にGAAを含む先端ロジックの経験と、スペーサーエッチや原子層エッチの技術を挙げる。CMPのスタッフ技術者⁶は18A、Intel 3、Intel 12nmのCMPモジュールを担当し、必須は工程開発5年以上とCMP 3年以上で、GAAでの開発と量産の実績は歓迎条件だ。CMPの主任技術者も⁷、15年以上の経験を求め、GAAは歓迎条件に置く。

技術開発部門の金属成膜のモジュール開発技術者は⁸、high-k／メタルゲート、コンタクト、配線向けの金属成膜を担当する。必須条件は博士号と成膜技術の1年以上の経験で、歓迎条件に「MOSFET／FinFET／GAA／CFET」のデバイス特性の経験を並べる。Intelの7件でCFETが出てくるのは、この1件だけだ。

デバイス系の3件を比較しても、同じ並びになる。デバイスモデルのスタッフ技術者は⁹、FinFETとGAAのコンパクトモデルを職務とし、FinFETとGAAFETのモデル化の2年以上の経験を必須条件にする。12件の中で、GAAを職務と必須条件の両方に書くのはこの1件だ。ファウンドリーのデバイス技術者¹⁰は修士とCMOSデバイスの5年以上を必須にし、FinFETかGAAの量産工場での経験を歓迎する。テストチップ担当の主任技術者¹¹は15年以上の経験を求め、3〜16 nmのFinFETと3 nm未満のGAAのテストチップ設計の経験を歓迎条件に置く。

CFETを職務に書くのは、AMATの開発探索の1件だ

AMATがニューヨーク州オールバニで掲載した開発探索（pathfinding）のディレクターは¹²、GAAとCFETの先端ロジックか、4F2 DRAM、3D DRAM、NANDのメモリーで、統合した工程を開発して示すことを職務にする。顧客の目標として、接触抵抗の低減、移動度の向上、low-kの統合、高選択比のエッチを例に挙げ、1〜2世代先のノードの統合の問題を実験とDTCOで前もって減らすとしている。必須条件は博士号と10年以上の経験で、GAAとCFETの経験は歓迎条件だ。12件の中で、CFETを職務に書いたのはこの求人だけだった。

12件のうち10件は、GAAを歓迎条件に置き、Intelの4件とSamsungの2件はGAAをFinFETと並べて書く。必須にしているのは、エッチ、CMP、成膜、インテグレーション、デバイスモデルという工程や分野の年数だ。nanosheetの工程で量産の上限になる内側スペーサと接触抵抗の仕組みはGAAの内側スペーサと接触抵抗、各工程の基礎はエッチングとCMPで扱っている。

12件のうち8件は、移管と量産立ち上げを担う職だ

Samsungのテイラー工場の3件は、本社からの先端ノードの移管か、ノード間の移管と歩留まりを任せる。IntelのMDCEの5件は、技術を量産へ移して立ち上げる部門の職だ。残る4件は、Samsungオースティン工場のモジュール統合、Intelの技術開発部門の金属成膜、Intelのデバイスモデル、AMATの開発探索で、CFETを挙げる2件はこのうちIntelの金属成膜とAMATの開発探索だ。ファウンドリーの間で裏面電源の時期と外部売上がどう並ぶかは、GAA世代のファウンドリ比較で公表値から比べている。

関連ページ

• 前工程GAAのロードマップと次の構造候補
• 前工程GAA世代のファウンドリ比較
• 前工程GAAの内側スペーサと接触抵抗
• 前工程Moコンタクトと選択成膜
• 前工程エッチング
• 前工程CMP
• 企業研究企業研究：Intel
• 企業研究企業研究：Samsung Semiconductor
• 企業研究企業研究：Applied Materials

出典

12件を表示

1. 1
   Samsung Austin Semiconductor：NS/PCのモジュール・インテグレーション技術者の求人、テイラー（2026年9月）sec.wd3.myworkdayjobs.com ↩
2. 2
   Samsung Austin Semiconductor：上位のモジュール・インテグレーション技術者の求人、テイラー（2026年9月）sec.wd3.myworkdayjobs.com ↩
3. 3
   Samsung Austin Semiconductor：RMGと分離のモジュール・インテグレーション技術者の求人、オースティン（2026年9月）sec.wd3.myworkdayjobs.com ↩
4. 4
   Samsung Austin Semiconductor：歩留まり解析のデバイス技術者の求人、テイラー（2026年8月）sec.wd3.myworkdayjobs.com ↩
5. 5
   Intel：ドライエッチの工程技術ディレクターの求人（2026年9月）intel.wd1.myworkdayjobs.com ↩
6. 6
   Intel：CMPのスタッフ技術者の求人（2026年8月）intel.wd1.myworkdayjobs.com ↩
7. 7
   Intel：CMPのモジュール開発主任技術者の求人（2026年8月）intel.wd1.myworkdayjobs.com ↩
8. 8
   Intel：金属成膜のモジュール開発技術者の求人（2026年8月）intel.wd1.myworkdayjobs.com ↩
9. 9
   Intel：デバイスモデルのスタッフ技術者の求人（2026年8月）intel.wd1.myworkdayjobs.com ↩
10. 10
    Intel：ファウンドリーのデバイス技術者の求人（2026年8月）intel.wd1.myworkdayjobs.com ↩
11. 11
    Intel：テストチップ担当のデバイス主任技術者の求人（2026年7月）intel.wd1.myworkdayjobs.com ↩
12. 12
    Applied Materials：開発探索ディレクターの求人、オールバニ（2026年8月）amat.wd1.myworkdayjobs.com ↩