コンテンツにスキップ
SemiMapサイト内検索

GAAロードマップ、3社ともnanosheet系｜TSMCは2029年のA13まで

Samsung、TSMC、Intelが公開しているノード計画には、GAA nanosheetの次の構造が出てこない。各社の公開範囲は、TSMCが2029年に量産するA13とA12、Intelが2028年に量産を立ち上げる14A、Samsungが2027年に量産するSF2Zまでだ。TSMCはA13の設計ルールを、自社の「最新のnanosheetトランジスタ技術」へ移るためのものと説明し、Intelは14Aを第2世代のGAAトランジスタで作る。この範囲では、forksheetやCFETを使うと示したノードはない。

一方、forksheetとCFETに世代を割り当てているのは、ベルギーの研究機関imecのロードマップだ。imecは、nanosheetが少なくとも3世代続き、forksheetでA10まで延ばし、CFETの量産はA7以降で可能になると見ている。TSMCとIntelもCFETのインバータを試作して学会で発表したが、その段階は研究にとどまる。

GAA（Gate-All-Around）とは、チャネルの全周をゲートで囲むトランジスタの総称だ。量産に使われているのは、薄いシートを縦に重ねてチャネルにするnanosheet系で、IntelはRibbonFET、SamsungはMBCFETと呼ぶ。初期の研究で多かったnanowireは、ゲートの制御は強いが、電流を流す幅を稼ぎにくい。IBMは2017年に積層nanosheetがFinFETの後を継げることを示した1。FinFETからGAAへ移った理由はプレーナMOS、FinFET、GAAの違いで扱っている。

図1FinFET から CFET までの断面の違い
A. FinFET 前世代 ゲート フィン＝チャネル ゲートが 3 面を覆う 縮めると締めにくい B. GAA nanosheet 量産の中心構造 ゲート 積層シート＝チャネル ゲートが全周を囲む 実効幅を積層で稼ぐ C. forksheet 密度ブースター ゲート 絶縁壁 n 側 p 側 絶縁壁で n-p 間隔を縮める 延長構造で密度を上げる D. CFET 次段候補 ゲート 上段 下段 上段と下段のシート n と p を縦に積む 標準セル密度を大きく上げる
GAA nanosheetは積層したシートの全周をゲートで囲む。forksheetはnとpの間に絶縁壁を入れて間隔を詰めるnanosheetの延長で、CFETはnとpを縦に積む別の構造だ。

3社が公開している世代は、どれもnanosheet系だ

Section titled “3社が公開している世代は、どれもnanosheet系だ”

Samsungは2022年6月、MBCFETを使う3nmの初期生産を始めた2。5nmに比べて消費電力を最大45%減らし、性能を23%上げ、面積を16%減らしたと発表している。2nmのSF2は2025年に量産を始め3、裏面電源を加えたSF2Zは2027年に量産する予定だ4。同じ2024年の発表でSamsungは、1.4nmより先を材料と構造の革新で進めると述べた。

TSMCは、第1世代のnanosheetを使うN2の量産を2025年第4四半期に始め5、改良版のN2Pを2026年下期に量産する。A16は6、nanosheetに裏面電源を組み合わせるノードだ。2028年に量産するA14について7、TSMCは2026年7月の決算説明会で、第2世代のnanosheetトランジスタで、N2に比べて同じ電力で速度を10〜15%上げ、チップ密度を20%近く上げる8と説明した。2026年4月には、A14を直接縮めたA13を2029年に量産すると発表し9、その設計ルールはA14と互換で、顧客は最新のnanosheetトランジスタ技術へすぐ移れると説明した。同じ2029年には、裏面電源を持つA12も量産する。

Intelは、18AをRibbonFETとPowerViaで作り、米国で量産している10。Intel 3に比べて同じ電力で性能を最大18%上げ、チップ密度を30%上げる。改良版の18A-Pも同じRibbonFETとPowerViaを使う。次の14Aは、Intelの説明によれば第2世代のGAAトランジスタRibbonFET 2と、裏面電源PowerDirectを導入する11。14Aは2027年下期に自社製品向けのリスク生産に入り、2028年に量産を立ち上げる12。

図2公開ロードマップの世代順と構造の帯
公開ロードマップ上の世代順（左 → 右） Samsung 3nm GAA 2022 年 量産開始 SF3 GAA 世代 TSMC N2 第1世代・2025 量産 A16 + backside power rail A14 第2世代・2028 予定 Intel 18A RibbonFET + PowerVia 18A-P second implementation 14A PowerDirect を伴う 3 社の量産計画はこの帯（GAA nanosheet 系）に収まる imec ロードマップ nanosheet 現在の中心構造 outer wall forksheet A10 まで延長 CFET A7 以降 CFET + 2D materials 長期の研究候補 GAA nanosheet 系（量産の中心） forksheet（延長構造） CFET（次段候補）
Samsung・TSMC・Intelの公開計画は、どの世代もGAA nanosheet系の帯の中にある。nanosheetからforksheet（A10）、CFET（A7以降）へ構造を変える順番を示しているのはimecのロードマップだ。

forksheetとCFETの世代は、imecのロードマップが割り当てる

Section titled “forksheetとCFETの世代は、imecのロードマップが割り当てる”

forksheetは、imecが2017年に提案した構造で、nとpのトランジスタの間に絶縁の壁を立てて間隔を詰める。imecは2025年のVLSIシンポジウムで、壁をセルの境界へ移したouter wall forksheet13を示した。imecの設計では、A10のforksheetはセルの高さを90 nmまで下げられ、A14のnanosheetの115 nmより低い。SRAMのセルも、A10のforksheetはA14のnanosheetより面積が22%小さい。工程の多くをnanosheetと共有するので、imecはforksheetをnanosheetの延長として位置づけ、CFETが量産に入るまでのつなぎにするとしている。

CFETは、nMOSとpMOSを縦に積む構造だ14。imecは、縦に積むぶん製造の難しさがnanosheetより大きく上がるので、量産はA7以降で可能になるとする13。さらに先では、CFETにWS2やモリブデン系の原子層の2D材料を組み込むとしている15。

3社のCFETは、学会の試作で動作を示した段階だ。Intelは2023年のIEDMで、nチャネル3本をpチャネル3本の上に積み、ゲートピッチ60 nmでインバータを動かした16。TSMCは同じ会議でゲートピッチ48 nmのCFETを示し、2024年のIEDMでは48 nmピッチで完全に動作するCFETインバータを報告した17。forksheetとCFETの構造の違いと、世代ごとに足される技術はフォークシートとCFETのロードマップで比べている。

裏面電源はIntelが18Aから全ノードに、TSMCはA16とA12に、SamsungはSF2Zに載せる

Section titled “裏面電源はIntelが18Aから全ノードに、TSMCはA16とA12に、SamsungはSF2Zに載せる”

nanosheet系の構造に裏面電源を組み合わせる世代は、会社ごとに違う。Intelは18AからPowerViaを使い、14AでPowerDirectへ進む。TSMCのN2、N2P、A14、A13とSamsungのSF2は前面から給電し、TSMCはA16とA12に、SamsungはSF2Zに裏面電源を載せる。3社の方式の違いは3社の裏面電源の比較にまとめた。ファウンドリ間の差が裏面電源の時期で付くのかどうかは、GAA世代のファウンドリ比較で各社の公表値から確かめている。

当面の課題は、nanosheetを量産でそろえること

Section titled “当面の課題は、nanosheetを量産でそろえること”

nanosheetの性能と歩留まりを左右するのは、シートを切り離す工程だ。SiとSiGeを交互に積み、SiGeだけを選んで削ってSiのシートを残す。このとき削る選択比、形状のばらつき、界面の質がずれると、性能と歩留まりがそのまま揺れる。

図3チャネル解放の前と後
A. Si/SiGe 積層（チャネル解放前） SiGe が犠牲層、Si がチャネルになる S/D S/D SiGe = 犠牲層（後で除去する） Si = チャネルになる層 犠牲層を選択除去 B. チャネル解放後（GAA 完成形） 犠牲層の位置をゲートと inner spacer が埋める S/D S/D ゲートが各シートの全周を包む inner spacer（シート端でゲートと S/D を隔てる） Si シート（チャネル） エッチ選択性・形状ばらつき・界面品質が少し崩れるだけで、性能と歩留まりが揺れる inner spacer は寄生容量・寄生抵抗・短チャネル制御・S/D 形成に絡む
チャネル解放では、SiGeだけを削ってSiのシートを残し、その全周をゲートで包む。SiGeがあった位置のシート端には内側スペーサが入るので、削りのばらつきが寄生容量と歩留まりに響く。

SiGeを抜いたシートの端には、ゲートとソース・ドレインを隔てる内側スペーサ（inner spacer）が入る。imecは、内側スペーサをnanosheet時代の主な難所18に挙げている。チャネルの制御が良くなっても、接触抵抗が高いままなら回路の速さは頭打ちになり、シートを積んだ構造では熱の逃げ道も狭くなる。内側スペーサと接触抵抗が量産の上限になる理由はGAAの内側スペーサと接触抵抗で扱っている。3社の計画が複数世代をnanosheet系で進めることが、技術者の仕事のどこに表れるかは、nanosheet技術者の求人で求人の記載から読んでいる。

2026年時点の各社の最新発表も、nanosheet系の世代を説明している

Section titled “2026年時点の各社の最新発表も、nanosheet系の世代を説明している”

2026年4月のTSMCの発表は2029年のA13までをnanosheetで説明し、Intelは2025年11月の資料で14AをRibbonFET 2と説明した。Samsungは2024年の発表で、1.4nmより先を材料と構造の革新で進めると述べている。imecは2025年の記事で、outer wall forksheetとCFETの構造の相性と、CFETがforksheetから得るPPAの利点を調べているとした13。

関連ページ

Section titled “関連ページ”

出典

Section titled “出典”
18件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7
  8. 8
  9. 9
  10. 10
  11. 11
  12. 12
  13. 13
  14. 14
  15. 15
  16. 16
  17. 17
  18. 18