コンテンツにスキップ

選択成膜でコンタクトを底から埋める|省く下地層は体積の約75%とApplied

選択成膜とは、コンタクトの穴の底にある金属面だけに金属を育て、周りの絶縁膜には付けない成膜を指す。従来のWコンタクトは、穴の内側に密着・バリア層と核形成層を付けてからWで埋めていた。選択成膜はこの2層を省き、穴を底から導電金属で埋める。Applied Materialsは2020年、7 nm世代のファウンドリーでは直径約20 nmの穴で2層が体積の約75%を占め、Wは約25%しか残らないとして1、選択W成膜装置Endura Volta Selective Tungstenを発表した。

MoがWに代わるのは、穴が細くなるほどWの抵抗が上がるからだ。Applied Materialsによれば、狭い空間では電子が側壁にぶつかる回数が増えて抵抗が急に上がり、Moはその影響を受けにくい2。同社は2026年2月、Moを選択成膜するALD装置Spectralで、自社の選択Wより重要なコンタクトの抵抗を最大15%下げるとした3。比べる相手は従来のWではなく、すでに2層を省いた自社の選択Wだ。基準の選択Wが従来のWからどれだけ下げていたかを含む数字の分解は、WからMoへのコンタクト抵抗の下げ幅にまとめている。

従来のWコンタクトは、バリア、核形成層、Wの3層で作る

Section titled “従来のWコンタクトは、バリア、核形成層、Wの3層で作る”

コンタクトは、トランジスタのソース/ドレインと、その上の最初の配線をつなぐ縦の金属だ。従来は3段で作る。穴の内側にTiNの密着・バリア層を付け、Wが育つきっかけになる核形成層を重ね、残りをWで埋める。Applied Materialsは2020年の発表で、7 nm世代ではこの積層のために細いWしか残らず、接触抵抗が高くなるとした1。

図17 nm世代の20 nmコンタクトの断面
従来のWコンタクト 選択W・選択Mo 穴の直径 約20 nm 同じ穴の径 W ソース/ドレイン 選択成膜 Mo・W ソース/ドレイン ライナー/バリア+核形成層 約75% W 約25% 2層を省き、底から埋める 穴の全体が導電金属 ライナー/バリアと核形成層 導電金属(W・Mo) ソース/ドレイン
Applied Materialsの2020年の発表では、7 nm世代の直径約20 nmの穴で、ライナー/バリアと核形成層が体積の約75%を取り、Wは約25%しか残らない。選択成膜は2層を省き、同じ穴の全体を導電金属で埋める。断面の幅の比1/2が体積の約25%に当たる。

このコンタクトの抵抗は、トランジスタの電流が通る直列の抵抗の一つだ。GAAでは、電流はスペーサー下の領域、ソース/ドレイン、コンタクトを順に通る。どこが大きいかはGAAナノシートで駆動電流を下げる寄生抵抗で比べている。

選択成膜は、真空中の表面処理と、金属面だけに育てる成膜を組み合わせる

Section titled “選択成膜は、真空中の表面処理と、金属面だけに育てる成膜を組み合わせる”

Applied Materialsは2020年7月、選択Wを原子レベルの表面処理と選択成膜を、クリーンルームより何倍も清浄な高真空の中でつなぎ、剥離、継ぎ目、空洞のない底からの埋め込みを作る1方式と説明した。発表の時点で、複数の大手顧客が採用を決めていた。同社は2026年のブログで、選択Wをバリアなしでトランジスタの上に直接成膜し、導電金属の量を最大にした2方式とし、2 nm世代まで業界の基準になったとする。

真空でつなぐと、表面処理の後にウェーハを大気へ出さずに成膜できる。フッ酸で酸化膜を除いたSiの表面は、ASMの特許の説明によれば大気中で約20分以内に再び酸化し始める4。金属とSiの界面の作り方と装置はコンタクト抵抗と真空一貫処理で扱う。

方式接点の構造抵抗が下がる理由(各社の説明)
従来のW密着・バリア層、核形成層、Wの順に積む(基準)
選択W2層を省き、Wを底から選択的に育てる導電金属の量を最大にする(Applied)
選択Mo単結晶のMoを底から選択的に育てる(Applied)Moは側壁散乱の影響を受けにくい(Applied)

Moは細い穴で抵抗率が上がりにくく、その利点には3つの条件が要る

Section titled “Moは細い穴で抵抗率が上がりにくく、その利点には3つの条件が要る”

Applied Materialsは、Moが側壁散乱の影響を受けにくく、寸法が縮んでも抵抗率が低く保たれる2と説明する。同社の先端の試験構造では、選択成膜したMoの接触抵抗は選択Wより約15%低かった。Lam Researchも、Moは細い配線でWより抵抗率が低く、密着層やバリア層が要らないとする5。

その利点を引き出す条件を、Applied Materialsは3つ挙げる。極めて清浄な界面、下地の結晶格子との原子レベルの整合、密度や形の違う無数の穴で途切れない結晶粒の成長だ2。同社はこの3つが互いに絡み合い、長年、業界の前進を止めてきたとする。Spectralは、底から単結晶のMoを育てるために原子レベルの制御を行う装置で、2 nm以下のロジックで大手メーカーに採用されつつあるという3。

Moの条件出しでは、埋め込みとCMP後の段差を測る

Section titled “Moの条件出しでは、埋め込みとCMP後の段差を測る”

Applied Materialsは2026年1月のブログで、Moの抵抗の利点を引き出すには埋め込みと平坦化を厳しい仕様に収める6必要があるとし、盛り過ぎ、埋め不足、ディッシング(へこみ)、突き出しを測る対象に挙げた。これらは従来、工程の最後の電気試験か、ラボの故障解析で測ってきた。同社によれば、最後の試験ではどの工程が原因か分からず、故障解析は数日かかり、ウェーハ上で取れる点数も少ない。

図2工程順と計測の返り先
表面処理 酸化膜と汚れを除く 選択的な核形成 金属面だけに付ける 底からの埋め込み 盛り過ぎと埋め不足 CMP へこみと突き出し 電子ビーム計測 ウェーハ全面の段差と埋め込み 工程の順 計測の結果を条件へ返す
Applied Materialsが電子ビーム計測で測ったのは、Moの埋め込みとCMP後の段差だ。

同社は電子ビーム計測装置PROVision 10を使い、局所的なデバイス上のデータを大量に、1時間足らずで得た6と書く。その経緯と、Lam Researchが挙げる量産での工程学習はMoコンタクトの立ち上げと計測の学習サイクルで追った。

Mo成膜装置では、Applied MaterialsとLam Researchがロジックでの採用を公表している

Section titled “Mo成膜装置では、Applied MaterialsとLam Researchがロジックでの採用を公表している”

Lam Researchは2025年2月、量産向けのMoのALD装置として世界初とするALTUS Halo5を発表した。同社によれば、ALTUS Haloは穴の形に沿って付ける成膜と、底から選択的に埋める成膜の両方ができ、3D NANDの大手と先端ロジックの工場で初期の採用が始まっている。同社は、多くの場合で従来のW成膜より抵抗が50%以上改善するとし、Applied Materialsの15%とは比べる基準が違う。両社の公開資料はMo ALD装置のApplied MaterialsとLam Researchで比べた。

6件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6