光電共封止のピッチ：4 µm のパッドはブリッジの配線能力の 156 倍

光の入出力をスイッチの隣まで持ってくる、というところまで決めたとします。そこから先に、まだ 9 通り以上の構成が残っています。何を基準に 1 つへ絞るのか。

比較検討が要るところに映ります。ところが軸を立てて並べ直すと、性能の順位とコストの順位が完全に一致します。選ぶ余地は「どこまで登るか」だけ。

選択肢は 3 × 3 の格子に畳める

軸は 2 本です。光のチップと電気のチップをどう積むか、そしてその組をどこへ載せるか。

積み方 3 通り（縦に積む場合）× 載せる先 3 通り = 9。横に敷く 2 次元の構成を足すと、さらに増えます。

光のチップ・電気のチップ・スイッチを 1 つのパッケージへ異種集積する枠組みそのものを主題にした2025 年の報告¹1Co-Packaged Optics - Heterogeneous Integration of Chiplets (Switch, Photonic IC, and Electronic IC) (2025)や2024 年の研究²2Co-Packaged Optics - Heterogeneous Integration of Photonic Integrated Circuits and Electronic Integrated Circuits (2024)があるとおり、この 3 つの箱の配置が設計の骨格です。

光のチップと電気のチップの間だけが電気で、そこから外は光です。だから「2 次元か 3 次元か」という選択は、実質この 2 枚をどれだけ近づけるかを決めています。

2 つの順位が一致する確率は 36 万分の 1

9 通りを性能で順位付けし、別に原価でも順位付けします。2 本の順位表を左右へ写すと、対応する線がすべて平行に走ります。

これが偶然である確率を求めます。異種集積の選択肢を横断して比べた2025 年の報告¹が挙げる構成も、同じ格子の上にあります。2 つの順位が独立なら、完全に一致する確率は

36 万分の 1。偶然として片づけられる値ではありません。

一致の理由は、2 本の順位が同じ変数に乗っていることです。その変数は結線の密度。性能は密度が上がるほど良くなり、原価も密度が上がるほど高くなる。片方が単調なら、もう片方も同じ向きに単調です。

だから「性能とコストを比較検討する」という作業が、そこで消えます。残るのは 1 次元の梯子をどこまで登るかだけです。

両方が同じ変数に乗っている：密度は $1/p^2$

その密度を式にします。ピッチ $p$ の正方格子でパッドを敷くと、1 個が占める面積は $p^2$。面積 $A$ に入る本数は

2 つの構成を比べると $A$ が消えて、ピッチ比の 2 乗だけが残ったままです。

樹脂を挟むバンプ接合のパッドピッチは最小 20 µm、銅どうしの直接接合は量産で最小 4 µm。ピッチが 5 分の 1 で、密度は 25 倍です。

実寸を入れます。橋の大きさは 2 × 2 mm から 8 × 8 mm。

5 mm 角で 6.2 万本と 156 万本。ウェハどうしの微細ピッチ接合を主題にした2019 年の報告³3Recent Developments in Fine Pitch Wafer-to-Wafer Hybrid Bonding with Copper Interconnect (2019)や、ダイをウェハへ接合する側の2024 年の報告⁴4Die to Wafer Hybrid Bonding for Heterogeneous Integration (2024)、そして 140 nm ピッチへ向けて位置合わせ誤差を詰める2026 年の研究⁵5Reducing Wafer-to-Wafer Bonding Misalignment to Enable 140nm Pitch Hybrid Bonding (2026)があるとおり、ピッチの梯子はまだ下へ伸びています。

リンクあたりで測ると、最微細は 25 倍まで勝つ

光と電気の集積回路をどこまで近づけるかで性能が動くことは2024 年の研究²が主題にしています。順位表は「最高コスト」と書きます。ところが比べている単位が、パッケージ 1 個あたりの原価です。

リンクあたりに直します。

直接接合の原価がバンプ接合の $c$ 倍だとすると、リンクあたりの比は

パッケージ原価が 25 倍を超えるまで、リンクあたりでは直接接合が勝ちます。

だから「最高コスト」という順位は、単位を添えてはじめて判断へ使えます。必要なリンク数が密度の梯子を登る理由なら、比べるべきはリンクあたりの原価です。

ただしパッドは、橋の配線が捌ける量の 156 倍ある

ここで梯子そのものを検査します。140 nm ピッチまで位置合わせを詰める2026 年の研究⁵があるとおり、パッド側の下限はまだ動きます。156 万本のパッドは、本当に使えるのか。

橋の中にも配線があります。埋め込み型の橋の再配線は、最小の線幅／間隔／厚みが 2/2/2 µm、誘電体層 2 µm、層数は通常 4 層以下。

5 mm 幅を渡れる本数を数えます。配線ピッチは $2+2=4$ µm なので

片側のパッド数と比べます。橋は 2 つのチップレットを渡すので、パッドは半分ずつ。

4 µm のパッド field は、橋の配線が捌ける量の 156 倍あります。

この 156 倍は、パッドが橋の全面を埋めた場合の幾何上限です。実際には引き回しと禁止領域でさらに減ります。それでも向きは同じままで、余っているのはパッドのほうです。

釣り合う点は 50 µm——梯子は既にその外側

釣り合うパッドピッチを解きます。

50 µm。梯子の両端は 20 µm と 4 µm です。

どちらも既に釣り合いを超えています。

4 µm のパッドを全部使おうとすると、橋の配線に何を要求することになるか。層数を 4 のまま配線ピッチで解くと

配線ピッチを 4 µm のまま層数で解くと

どちらも手が届きません。

だから微細ピッチが実際へ乗るのは、パッドが橋の一部へ集まっている場合です。高密度のビルドアップ基板を 1 µm 級まで詰める2026 年の報告⁶61um Multi-Layer High Density Build Up Substrates (2026)のような仕事が、この釣り合いの分母を押し上げる側にあたります。ピッチを下げる仕事と、橋の配線を細くする仕事は、対で進んではじめて先へ出ます。

同じ構成に、2 つの逆向きのコスト判断が付いている

公開されている資料そのものが、同じ構成へ矛盾した値を付けています。

どちらを採るか。「最高コスト」のほうです。根拠は工程の非対称性です。

直接接合は、ブリッジのウェハとチップレットのウェハの両方へ同じ工程を通します。

パッケージ基板の側は、はんだを印刷してリフローするだけ。工程の重さが左右で釣り合いを欠きます。

「潜在的に」が指しているのは、この非対称が消えた場合の話です。いま成り立っている判断とは別の話です。

「低コスト」が何と比べてかも読めます。バンプ接合の橋と比べて、バンプとその下のアンダーフィルが丸ごと要らなくなる、という部品点数の話です。

部品は 2 系統減り、ウェハ工程は 1 本増えます。どちらが大きいかで符号が決まる。3.2 Tb/s 級の実装を組んだ2023 年の報告⁷73.2Tb/s Heterogeneous Photonic Integrated Circuit Chip in a Co-Packaged Optics Configuration (2023)のような具体例では、工程の側が勝っています。

基板側で増える工程の本体は「面を作り直す」ほう

唯一の本当の選択は、金額以外のところにあります。複雑さがどちらの工場へ行くかです。

「基板の製造が複雑になる」の中身は、キャビティ以外にあります。

キャビティを掘ってブリッジを埋めるところまでは想像どおりです。問題はそのあとで、もう 1 層のビルドアップ層を圧力と温度をかけてラミネートし直す必要があります。

目的は、基板表面の平坦度要求を満たすこと。チップレットは細いバンプと太いバンプの両方で載るので、埋めっぱなしの凸凹した面は使えません。

逆側の裏づけもあります。790 mm² 級の演算チップ 2 個を、それぞれ 4 個の高帯域メモリとチップ側のブリッジ＋バンプで結んだ出荷済みの製品があり、支えているのはキャビティを省いた普通のビルドアップ基板です。

ブリッジをチップ側に持てば基板は普通のままでよい、という主張が、出荷実績で裏づけられています。光の結線と共封止の現況をまとめた2026 年の報告⁸8Photonic Interconnects and Co-Packaged Optics (2026)が挙げる選択肢も、この 2 つの行き先の上にあります。