VLSI 2025–2026トレンド分析：急伸した技術、勢いを失った技術

VLSI Symposiumの2026年プログラムには255本の研究論文が載り、前年の265本から10本減りました。全体の本数だけでは、どの技術に研究が集まったのかは分かりません。技術テーマ別に割ると、1年で10本増えた領域と27本減った領域が同時に出てきます。

論文は技術テーマ、製造工程、技術的な詰まりの3つの切り口で分類しています。1本の論文が複数のテーマに入るので、テーマごとの本数を足すと全体より多くなります。各テーマの勢いは、2025年と2026年の本数、増減率、全体シェアの前年差の4つの数字に表れます。全体シェアの前年差とは、そのテーマの論文が全体に占める割合が1年で何ポイント（pt）動いたかです。

前年差の全体像：15分類のうち件数が増えたのは3つ

最上位の15分類のうち、2026年に件数が増えたのは配線・電源供給（89→95本）、熱（9→13本）、ディスプレイ（5→7本）の3つです。クロックは横ばいで、残る11分類は減りました。学会全体が9.2%縮んでいるので、件数が横ばいでもシェアは上がります。

図1前年差の全体像

15分類のうち件数が増えたのは配線・電源供給、熱、ディスプレイの3つで、11分類は減った。

減少幅が大きいのはメモリ（96→81本）、通信・I/O（79→65本）、信頼性（77→66本）、センサ（41→31本）、設計自動化（58→48本）です。

増えた領域と、勢いを失った領域

図2増えた領域と減った領域

増加の最大は10本、減少の最大は27本で、減った側の幅のほうが大きい。

最大の増加は歩留まり・製造ばらつきの10本増（5→15本）です。組立・実装・封止と熱解析・熱抵抗が各6本増で続き、強誘電体FET（6→11本）、EUV露光（2→7本）、ナノTSV・裏面コンタクト（1→6本）、医療・生体応用（7→12本）が各5本増えました。

強誘電体FETには、Vertically Stacked Five-Word-Line IGZO FeFETs¹やEngineering 3D HZO Ferroelectric Capacitors to Scale Down 22nm Embedded FeRAMのように²、積層と材料工学を主題にした発表が並びます。

減少側の幅はさらに大きく、回路設計が27本減（187→160本）、メモリとSRAMと故障・保全・リスクが各15本減、AI・計算・車載の応用とADC全般が各11本減、設計自動化が10本減でした。ReRAM・抵抗変化は10→3本まで落ちています。SRAMの36.6%減、ReRAMの70%減、FinFETの36.4%減は、学会全体の9.2%減を大きく超えます。

置き換えは起きたか：5つの仮説を件数で確かめる

ロードマップでよくある置き換えの語り方から、5つを選びました。GAAからCFETへ、表面配線での電源供給から裏面電源へ、Cu配線から代替メタルへ、平面の微細化から三次元集積へ、電気I/Oから光I/Oへ、の5本です。

図3置き換えは起きたか

どの仮説も1年分の件数では横ばいか両方増加で、Cu配線から代替メタルへは逆向きに動いた。

CFETは2年とも11本、裏面電源も2年とも12本でした。FinFETからGAAへの移行も、FinFETが22→14本と減った一方で、GAAは27→25本の横ばいです。減った8本は、GAA以外の分類へ散りました。

Cu配線から代替メタルへの動きは、仮説と逆向きでした。材料名で数えると、Cuは2年とも9本、代替側はWが9→5本、Moが4→2本へ減り、Ruは1→2本です。BEOL多層配線の工程研究そのものも縮みました。

ある分野から別の分野へ研究資源が移るなら、途中で両方の分類に入る論文が増えるはずです。

図4論文は2領域の間を動いたか

2つの領域の両方に入る論文は、どの組み合わせでも0本から9本にとどまった。

FEOLの素子形成と組立・実装の両方に入る論文は2年とも2本、Cu材料とRu材料の両方に入る論文は2年とも0本でした。無線・RFとチップ間リンクの重なりは、3本から0本へ減っています。置き換え先が伸び悩んだうえ、2つの分野はそれぞれ別の論文の集まりでした。

例外はCFETと裏面工程です。Improved Backside Contacting for CFET³とDemonstration of CFET Inverters on Si (110) with 2X2 RibbonFETs at 45nm Gate Pitch with PowerVia and Direct Backside Contactは⁴、CFETの積層と裏面電源・裏面コンタクトを1本の論文で同時に進めています。置き換えとは別の形で、2つのテーマが同じ工程の課題として合流しました。

通信分野の23本減を分解する

通信・I/Oは79→65本、内訳の無線・RFは71→48本で、単独では最大の減少幅です。

図5通信分野の減少を分解する

無線・RFの23本減のうち16本はレーダー・測距で、機器の中のリンクは電気も光も増えた。

23本のうち16本は、レーダー・測距の28→12本です。レーダーを除いた無線・RFは43→36本で、7本減にとどまります。

機器の中のリンクは、チップ間リンクが4→9本、集積フォトニクスが16→21本、シリコンフォトニクスが4→7本へ増えました。電気I/Oの中核であるSerDes・PAM4は16→15本の横ばいで、光と電気は並んで伸びています。

突然伸びた新興テーマ

図6新興テーマ

2025年に3本以下だった分類のうち、界面の課題は8本、EUV露光とばらつきは7本まで増えた。

2025年に3本以下で、2026年に5本以上へ増えた分類の上位は、界面の課題（2→8本）、EUV露光（2→7本）、ばらつき（2→7本）、ナノTSV・裏面コンタクト（1→6本）、パッケージ放熱（3→7本）です。素子の新しい動作原理よりも、作り込みと計測の側に集まりました。

EUV露光の7本には、First Demonstration of Metal Interconnect At-Resolution Stitching with 0.55NA EUV Lithography for A10 Node⁵とHigh Yield Sub 20 nm Ru Direct Metal Etch Enabled by Single-Exposure 0.55NA EUV and dry MOR Technology⁶が入ります。High-NA EUVのマスクとステッチングを実デバイスで示した報告が、同じ年に集まりました。

工程で割ると、前工程から後工程と計測へ

同じ論文を、テーマではなく製造工程の13段階で分け直しました。

図7製造工程別の前年差

工程別では、増加は後工程と計測に集まり、減少は設計と応用に集まった。

増えたのは計測・検査・信頼性（67→74本）、組立・実装・封止（12→18本）、MOLコンタクト（22→26本）、裏面工程（15→18本）です。大きく減ったのは設計（206→178本）と応用・周辺分野（71→54本）でした。研究の重心が、回路とシステムの設計から、素子を作り込む工程とそれを測る工程へ移っています。

メモリは全体が15本減る中で、中身が入れ替わりました。

図8メモリの内訳

メモリの内訳では、SRAMとReRAMが落ち、HBMとNAND、強誘電体メモリが伸びた。

SRAMが41→26本、ReRAMが10→3本、相変化メモリが3→0本へ落ち、HBMが7→11本、NAND・フラッシュが12→14本、強誘電体メモリが13→15本へ増えました。HBMにはInnovative Performance of 6th Generation 11nm DRAM Cell Transistor for HBM4 Applicationのように⁷、世代番号を題名に入れた量産段階の報告が入ります。

企業の論文はどこへ出たか

図9企業別の論文本数

Samsungの32本が最多で、TSMC、imec、Intelが続き、上位4組織で2026年の所属つき論文の過半を占める。

2026年はSamsungが32本で最多、TSMCが17本、imecが16本、Intelが13本、IBMが8本、Kioxiaが5本と続きます。

図10企業 × 伸びた領域

伸びた8領域のうち計測・検査には上位4組織すべてが出し、裏面工程はSamsungとIntelが厚い。

伸びた8領域との交差では、計測・検査・信頼性に上位4組織すべてが論文を出しています。Samsungが15本、TSMCが9本、imecとIntelが各5本です。裏面工程はSamsungとIntelが各4本、imecが3本でした。集積フォトニクスはSonyとNVIDIAが各2本と、中位の組織へ広がっています。

プロセス担当や製造技術の職種から見ると、2026年のVLSIで各社がそろって論文を出したのは、裏面コンタクトの抵抗低減、EUVでの一括露光、積層後の熱設計の3つです。このうち2つは、裏面電源供給と3D集積の熱で詳しく扱っています。

2027年に確かめること

3年目が加われば、減少が続くのか戻るのかを見分けられます。分かれ目は、SRAMとReRAMが3年連続で減るか、強誘電体FETとHBMが2年連続で増えるか、2026年に0本から4本になったプロセスウィンドウの検討が定着するか、の3点です。

Cu配線から代替メタルへの動きは、配線を主戦場とするIITCやIEDMのほうが対象の論文が集まります。同じ数え方で比べる学会は、学会・締切DBから選べます。VLSIの同じ分類は、VLSI学会研究ページのダッシュボードで年別・企業別にたどれます。

出典

9件を表示

1. 1
   Vertically Stacked Five-Word-Line IGZO FeFETsieeexplore.ieee.org ・ 強誘電体FETの積層報告。取得日2026-09-13 ↩
2. 2
   Engineering 3D HZO Ferroelectric Capacitors to Scale Down 22nm Embedded FeRAMieeexplore.ieee.org ・ 同上。取得日2026-09-13 ↩
3. 3
   Improved Backside Contacting for CFETieeexplore.ieee.org ・ 裏面コンタクトとCFETが重なる例。取得日2026-09-13 ↩
4. 4
   Demonstration of CFET Inverters on Si (110) with 2X2 RibbonFETs at 45nm Gate Pitch with PowerVia and Direct Backside Contactieeexplore.ieee.org ・ 同上。取得日2026-09-13 ↩
5. 5
   First Demonstration of Metal Interconnect At-Resolution Stitching with 0.55NA EUV Lithography for A10 Nodeieeexplore.ieee.org ・ 0.55NA EUVの実デバイス報告。取得日2026-09-13 ↩
6. 6
   High Yield Sub 20 nm Ru Direct Metal Etch Enabled by Single-Exposure 0.55NA EUV and dry MOR Technologyieeexplore.ieee.org ・ Ru配線とEUVが重なる例。取得日2026-09-13 ↩
7. 7
   Innovative Performance of 6th Generation 11nm DRAM Cell Transistor for HBM4 Applicationieeexplore.ieee.org ・ HBM4世代のDRAMセル報告。取得日2026-09-13 ↩
8. 8
   VLSI Symposium 公式サイトvlsisymposium.org ・ 学会の開催体制と分野構成。取得日2026-09-13
9. 9
   2026 IEEE/JSAP Symposium on VLSI Technology and Circuits 収録一覧（IEEE Xplore）ieeexplore.ieee.org ・ 2026年の掲載件数と各論文の情報。取得日2026-09-13