Ru配線の16 nmピッチ実証は抵抗だけ歩留まりと信頼性は広いピッチ、imec
imecの研究ラインで作ったRuの配線は、16 nmピッチで平均656 Ω/µmの抵抗1を示した。しかし、16 nmピッチで示されたのは線の抵抗で、全面歩留まり90%以上は18〜22 nmピッチの値だ。imecの発表を指標ごとに並べると、抵抗、歩留まり、via、信頼性のそれぞれが別のピッチで示されている。
semi-damasceneとは、Ruの膜をエッチングして最下層の配線を残し、その上にviaと上の配線を作る方式だ。並べた値は、2022年、2024年、2025年のimecの別々の報告から取ったもので、試験構造もアスペクト比（AR）も目標値も報告ごとに違う。この方式で測る値がどの工程に付くかは、BEOL新金属の計測・検査で扱った。
16 nmピッチで示されたのは、長さ10 µmの線の4端子抵抗だ
Section titled “16 nmピッチで示されたのは、長さ10 µmの線の4端子抵抗だ”imecは2025年6月のIITCで、16〜22 nmピッチのRu配線について、長さ10 µmの線の4端子抵抗1を報告した。16 nmピッチ（幅8 nm）の平均は656 Ω/µmで、抵抗の目標に届いた構造は40%だった。4端子測定は、電流を流す端子と電圧を測る端子を分け、針と配線の接触の抵抗を除く方法だ。この結果を支えたエッチの工夫と不良は、Ru semi-damasceneの不良にまとめた。
全面歩留まり90%以上は、18〜22 nmピッチの値だ
Section titled “全面歩留まり90%以上は、18〜22 nmピッチの値だ”同じ2025年の発表で、imecは18〜22 nmピッチでウェーハ全面の歩留まり90%以上1を得た。16 nmピッチの値として出たのは、抵抗の平均と、目標に届いた構造の割合だ。
18 nmピッチのviaは、抵抗の目標を80%、リークの目標を40%が満たした
Section titled “18 nmピッチのviaは、抵抗の目標を80%、リークの目標を40%が満たした”imecのDelieらは2024年、air gapを入れた18〜26 nmピッチの2層配線で、18 nmピッチのKelvin構造のviaのうち抵抗50 Ω未満の目標を80%、リーク100 pA未満の目標を40%が満たした2と報告した。それより前の2022年には、上下の線にviaを自己整合させるFSAVで、18〜26 nmピッチのvia抵抗40〜60 Ωと、viaと線の間の絶縁破壊電界9 MV/cm超3を示している。imecは2024年の解説で、2層のsemi-damasceneのFSAVについて、実証したウェーハの枚数は限られる4と書いた。
信頼性は、air gap配線で18 nmピッチまで、AR 6の線で24 nmピッチまで示された
Section titled “信頼性は、air gap配線で18 nmピッチまで、AR 6の線で24 nmピッチまで示された”imecのLesniewskaらは2022年、幅10 nmの線と幅8〜16 nmの空洞の構造で、100°C・0.75 V超で10年のTDDB寿命と、85°C/85%RH・1,000時間の湿度試験の通過5を報告した。題名にある対象のピッチは18 nmまでだ。
imecは2024年の解説で、2層のRuの間に1 nm未満の欠陥抑制層を挟んだARの高い線について、信頼性は24 nmピッチまで良好だった4と書いた。imecはこの結果をAR 6以上に向けた成果と位置づけ、18 nmピッチへ広げることと、air gapとの両立、TDDBと機械的信頼性の余裕を示すことを次の作業に挙げた。試験の条件はair gapの信頼性試験の結果で扱った。
Intelは25 nm以下のピッチで、air gapによる容量の最大25%減を示した
Section titled “Intelは25 nm以下のピッチで、air gapによる容量の最大25%減を示した”Intelは2024年12月のIEDMで、air gap付きのサブトラクティブRu配線を研究用の試験構造で示した。Intelによれば、この方法は25 nm以下のピッチで線間の容量を最大25%下げ6、via周りにair gapを避ける区域をリソグラフィで設ける必要がない。Intelはこの方法を、量産に対応できる工程と説明している。
図1に並べたimecの報告では、抵抗、歩留まり、viaのリーク、寿命の4つは、それぞれ別のピッチの値だ。16 nmピッチの抵抗、18 nmピッチのviaのリーク、24 nmピッチのAR 6の線の信頼性は、それぞれ別の報告の値だ。
6件を表示
- 1
- 2
- 3
- 4
- 5
- 6