リングオシレータで測る配線遅延｜IntelのRu配線で周波数約2%向上

リングオシレータ（ring oscillator、RO）とは、奇数段のインバータを輪につないで発振させる回路を指し、発振周波数から1段あたりの遅延が出る。配線の改良が回路の速さで何%効いたかを、シミュレーションではなく実際のシリコンで示せる手段だ。ただし出てくる遅延はトランジスタと配線の合計なので、配線分を見るには負荷だけが違う2つの輪の差を取る。

そして、差を取って見える配線の効果は、配線容量の改善率よりずっと小さい。IntelはRibbonFETの評価回路で、Ruのエッチング配線とエアギャップを組み合わせ、Cu配線に比べてリーク電流を揃えた条件でROの周波数が約2%高かった¹と報告した。Intelは2024年のIEDMで、同じ方式の部分エアギャップで線間容量がULK膜だけの場合より25%下がる²と報告していた。テスト構造で25%下がる線間容量も、回路が充放電する容量全体では数%にしかならず、速さはその分しか上がらない。ROはその割合を測る道具だ。

発振周波数の逆数が、1段の遅延の2N倍になる

インバータが出力を切り替える時、トランジスタは次段の入力容量と、そこまでの配線の容量を充放電する。電流が同じなら、容量が大きいほど、また配線の抵抗が大きいほど、電圧が切り替わるまでの時間が延びる。この1段ぶんの時間が段遅延$\tau$だ。

奇数段（$N$段）を輪にすると、どこかの出力が反転し、その変化が輪を1周すると入力が反転し、もう1周で元に戻る。発振の1周期は、信号が輪を2周する時間にあたる。Keithleyの資料は、基本周波数と平均の段遅延の関係を$f = 1 / (2\cdot N\cdot\tau)$としている³。$\tau$は立ち上がりと立ち下がりの平均だ。51段で発振周波数が1 GHzなら、$\tau = 1/(2 \times 51 \times 10^9) \approx 9.8$ psになる。

インバータは同じで、段の間の配線だけが違う2つの輪を並べ、段遅延の差を配線の遅延とする。

測る前に、基本波、分周、電源を揃える

ROの出力は高調波を含むので、まず基本波を確かめる。Keithleyの測定例は、スペクトラムアナライザで32.68 MHz、振幅62.56 mVのピークを見つけ³、オシロスコープの波形と照らして、それが高調波ではなく基本波であることを確かめた³。

GHzで回る輪の信号はそのままでは外に出しにくいので、チップ上の分周器で下げてから読む。Keithleyは段数の多いROと分周器を組み合わせて、出力を100 MHz未満に下げる³方法を示している。熱処理の影響を評価したICMTS 2023の回路は、3・5・7・9段のROに13段の分周器をつなぎ、内部の周波数を8192分の1にして出している⁴。読んだ周波数に分周比を掛け戻してから式に入れる。

電源電圧も揃える。Keithleyは電圧を上げるとROの周波数も上がる³ことを示しており、トランジスタの電流が電圧で変わるからだ。ウェハの上では、同じ条件で並べて分布を見る。Keithleyは90 nm世代・300 mmウェハの構造で自動測定の手順を作り、1.2 Vで平均33.45 MHz、標準偏差0.88 MHzのウェハマップ³を示した。RO自体はチップ間のスクライブラインにも置ける。Texas Instrumentsの特許は、評価用のモジュールを置く場所としてスクライブラインを挙げている⁵。

配線分は、負荷の違う2つの輪の差で切り出す

ROの段遅延には、インバータ自身の遅延と配線の遅延が一緒に入る。そこで、最小の負荷しか持たない基準のROと、段の間に評価したい配線をはさんだROを並べる。Texas Instrumentsの特許は、追加した配線の抵抗と容量がROの周波数を下げることを使い⁵、2つの周波数から遅延を出し、その差から寄生成分による遅延を計算する⁵。段数が同じなら、配線1本あたりの遅延は $\Delta\tau = \tau_\text{配線つき} - \tau_\text{基準}$ だ。配線の長さを何通りか振れば、$\Delta\tau$を長さに対して並べた傾きが単位長さあたりの配線遅延になる。

難しいのは、2つの輪のトランジスタを揃えることだ。同じ特許は、隣り合う独立したROでも周波数が10%違うのは珍しくない⁵と書き、測定の間でインバータを共用する構成を提案した。共通のインバータの列を使い、経路だけをスイッチで切り替えれば、トランジスタのばらつきは差に入らない。

切り替え回路にも遅延がある。シールド配線の遅延を再構成可能なROで推定した研究（IEEE TCAS-I、2018年）は、配線自身の遅延を出す時にマルチプレクサの遅延を差し引き⁶、段の間の配線を200 µmにして、各ドライバの出力負荷が等しくなるよう補償の負荷を加えた⁶。周波数をカウンタで数える場合は、計数の時間窓を200〜320 nsで40 ns刻みに振り、カウンタがあふれない範囲で数える周期を増やした⁶。数えた周期の端数による誤差は、窓を長くするほど小さくなる。

改善が数%にとどまるのは、遅延に占める配線の割合で薄まるから

ROの周波数比は、段遅延の比の逆数だ。周波数が2%上がれば、段遅延は約2%縮んだことになる。線間容量を25%下げても段遅延が2%しか縮まないなら、その輪の遅延のうち線間容量が効く部分は1割に満たない、と読める。

配線容量の削減は、段遅延のうち配線が占める部分にしか効かない。短い配線では改善が薄まり、長い配線ほど効く。

この割合は配線の長さで大きく変わる。IITC 2022のBEOL評価は、配置配線後の実際のクリティカルパスの統計から負荷を決めた配線負荷つきROを作り⁷、その負荷を段の間のRCとして入れ、配線の長さとアスペクト比（3と6）を振ってシミュレーションした⁷。結果は、1 µm未満の短い配線ではトランジスタ側の抵抗と容量が支配的でBEOLの改良がほとんど効かず⁷、1 µmを超える配線ではINVD1とINVD4のどちらでも約10%の性能改善が見込めた⁷。ROの負荷を実際の回路の配線長に合わせなければ、改良の効き目を小さくも大きくも見誤る。

抵抗側の改良も同じ物差しで測る。IITC 2024の発表は、V2からM5までの層をRuとCuの混成にした配線で、Ruのsemi-damasceneとCuのdual damasceneを組み合わせた比較の構成よりROの周波数が10%上がる⁸とシミュレーションで示した。一方、冒頭のIntelの結果は評価回路の実測で、周波数は約2%上がり、スイッチングで充放電する動的容量は約3%下がった¹。シミュレーションの10%と実測の2%は、負荷の条件も測ったものも違う。並べて読む時は、どちらの数字かを必ず確かめる。

ROは、抽出モデル全体の答え合わせにもなる

ROのシミュレーションと実測を比べれば、トランジスタのモデルと配線の抽出モデルを合わせた全体が合っているかが分かる。先の再構成可能ROの研究は、レイアウトからStarRCで寄生成分を抽出し、SPICEで直接計算した遅延と、周波数から推定した遅延を比べた⁶。FinFETのROを比べたCSTIC 2024の発表は、抽出した寄生成分とファウンドリのトランジスタモデルで計算した周波数が、実測と−15〜+10%ずれ、その原因に工程のばらつきとモデルの精度を挙げた⁹。

±10%を超えるずれは、配線の改良の効果（数%）より大きい。だからROの絶対値ではなく、同じウェハ、同じ設計の輪どうしの差と比で配線を評価する。ずれの原因が配線なのかトランジスタなのかは、テスト構造で測った$R$と$C$に戻って切り分ける（ファウンドリのRC遅延評価）。

関連ページ

• 前工程ファウンドリのRC遅延評価
• 前工程配線容量のテスト構造
• 前工程配線抵抗の測り方
• 前工程Low-kとエアギャップ
• 前工程BEOL配線材料：Cu・W・Mo・Ru
• 用語集RC遅延（用語集）
• 装置・品質テストウェハとモニターウェハ

出典

9件を表示

1. 1
   VLSI 2026：エアギャップつきRuエッチング配線による性能改善（2026年）ieeexplore.ieee.org ↩ab
2. 2
   IEDM 2024：エアギャップつきRuのエッチング配線（2024年）ieeexplore.ieee.org ↩
3. 3
   Keithley：リングオシレータ周波数の自動パラメトリック測定download.tek.com ↩abcdef
4. 4
   ICMTS 2023：CMOS回路の熱処理損傷を評価するリングオシレータ（2023年）ieeexplore.ieee.org ↩
5. 5
   Google Patents：Texas Instruments、リングオシレータによる配線寄生成分の抽出 US7071710B2patents.google.com ↩abcd
6. 6
   IEEE TCAS-I：再構成可能なリングオシレータによるシールド配線の遅延推定（2018年）birk.net.technion.ac.il ↩abcd
7. 7
   IITC 2022：拡張リングオシレータによるsub-2 nm BEOLの評価（2022年）ieeexplore.ieee.org ↩abcd
8. 8
   IITC 2024：将来配線向けの低抵抗な積層ビア金属配線（2024年）ieeexplore.ieee.org ↩
9. 9
   CSTIC 2024：先端工程の各種リングオシレータの実測とシミュレーション（2024年）ieeexplore.ieee.org ↩