ハイブリッドボンディングのピッチ：接合の周りにある 3 つの制約

ハイブリッドボンディングのピッチを「数 µm」で覚えていると、いまの報告と 3 桁ずれます。3 桁を作ったのは、接合そのものの進歩より周りの工程でした。

銅と銅をくっつける操作自体は、ピッチが変わっても同じです。詰まらなくなるのは、いつも周りの 3 つが先に音を上げるからでした。載せる精度、削る精度、電源の落とし先。

用語

W2W・D2W（＝C2W）・CoW

接合の単位です。同じものを指す別名が混ざるので、先に決めておきます。

W2W（wafer-to-wafer）— ウェーハどうしを 1 回で貼る。位置合わせが 1 回で済み、数百万点が同時に決まる。代償は良品選別が手前で止まることと、ダイサイズが揃っている必要があること
D2W（die-to-wafer）／C2W（chip-to-wafer）— 個片にしたダイをウェーハへ 1 個ずつ載せる。同じ方式に 2 つの書き方があるだけです。良品だけを選べる代わりに、実装機が載せた位置がそのまま最終位置になる
CoW（chip-on-wafer）— D2W と同じ側にまとめられます。文献による使い分けの揺れなので、細かい差より、ウェーハ単位か個片単位かで受け取ってください

区別が要るのは、ピッチの下限を左右しているのがこの選択だからです。細い側がすべて W2W なのには、理由があります。

ピッチの現在地は、論文の題名だけで並べられる

各世代の数字は、どれも論文の題名そのものに入っています。題名を順に追うだけで、いまの幅が出ます。

ピッチ	方式	題名に書かれていること
6 µm	W2W（3 層積層）	3 枚重ねの CMOS イメージセンサ向け WoWoW 工程¹。1/1.3 インチ・5000 万画素・DNN 回路つき
2 µm	CoW（F2B）	3 層積層デバイス向けの 2.0 µm ピッチ Cu-Cu 接合工程²
2 µm	D2W	薄化と個片化のあいだ接合面を保護する 2 µm ピッチの直接 D2W 接合³
1 µm	C2W	新しいボンドビアで電源供給を確保しながら 1 µm ピッチまで詰める⁴
300 nm	W2W	300 nm 配線ピッチの W2W ハイブリッドボンディング技術⁵
100 nm	W2W	メモリ・ロジック間とロジック間の 100 nm ピッチ W2W 接合を可能にする統合・材料・装置の革新⁶

6 µm から 100 nm まで、3 桁の幅があります。細い 2 行はどちらも W2W です。

題名の並びから、もう 1 つ読み取れることがあります。1 µm の行の題名に「電源供給」が入っている。ピッチの論文に電源の話が同居するようになったのが、この世代です。理由は後半で開けます。

図 01

6 µm から 100 nm まで、対数目盛で 3 桁ぶん。細いほうへ行くほど方式が CoW・D2W から W2W へ移ります。止めているのは接合そのものより、載せる精度・削る精度・電源の落とし先という周りの 3 つ。右端の 100 nm と 300 nm がどちらも W2W なのは、1 回の位置合わせで数百万点が同時に決まるためです。

1. 載せる精度

個片で載せる方式（D2W、CoW）では、実装機が載せた位置がそのまま最終位置になります。はんだのように溶けて自己整合する助けが無いからです。

数字が公開されています。D2W ハイブリッドボンディングを TSV と組み合わせた 2020 年の報告⁷が、量産向けの高精度実装機についてスループットを落とさずに約 3 µm の位置合わせ精度と書き、そうした実装機が扱えるデバイスの配線ピッチはおよそ 30 µm 以上と述べています。既存のフリップチップ実装機で狙えるのは 40 µm ピッチより粗い側だ、とも。

3 µm の精度で 30 µm ピッチ。ピッチの 10 分の 1 が、実装機側の目安になります。この比をそのまま 2 µm ピッチへ当てると 200 nm、300 nm ピッチへ当てると 30 nm。桁が 2 つ手前です。同じ報告が「1 µm 未満のピッチまで詰めつつスループットをフリップチップ並みに保つ」ことを目標に挙げているので、そこが埋めるべき距離です。

ずれは 1 つの量より、4 つの成分

載せる精度を 1 つの数字として受け取っていると、直す先が伏せられたままになります。W2W のオーバーレイをウェーハ形状の側から調べた 2024 年の報告⁸が、測定値を 4 つのパラメータでモデル化しています。

成分	何がずれるか	出どころ
並進 Tx / Ty	全体が平行にずれる	ほぼ接合装置（光学系・アライメント系）
回転 R	全体が回る	ほぼ接合装置
スケーリング S	格子そのものが伸び縮みする	入ってくるウェーハ側
残差（非線形）	上の 3 つが覆えなかった残り	入ってくるウェーハ側

報告は 300 mm ウェーハで約 80 点を測り、このモデルを当てています。並進と回転はほぼ装置の特性に帰せられるのに対し、スケーリングと非線形成分は多くの要因に依存し、調整と管理がいちばん難しいパラメータだと書いています。

つまり装置を精密にして消えるのは、4 つのうち 2 つだけです。

ウェーハの反りが 30 µm 動くと、150 nm ずれる

同じ報告が、残りの 2 つを量にしています。裏面に窒化膜を積んで反りを −40 µm から 120 µm まで振ったウェーハを 12 組作り、組み合わせを変えて貼りました。

結果が 2 通りに割れます。

上下の反りの差が 0 のとき、絶対値がいくつであっても、オーバーレイは基準の組と同じ範囲に収まる
差があるとき、組み合わせに応じて位置ずれが増える。主たる寄与はスケーリング

係数まで出ています。

S = - 0.8 + 0.03 Δ Bow

反りの差が 30 µm 増えると、スケーリング誤差が約 1 ppm 増える。報告はこれを300 mm ウェーハ全面で 150 nm のスケーリング誤差と言い換えています。1 ppm を半径 150 mm に掛けた値です。

150 nm を、ピッチの表へ持ち込みます。

パッド径をピッチの半分と仮定して（これはこの記事の仮定です）、直径 $D$ の円形パッド 2 枚を $s$ だけずらしたときの重なり面積を計算します。

\frac{A ( s )}{A ( 0 )} = \frac{2}{π} [arccos \frac{s}{D} - \frac{s}{D} 1 - (\frac{s}{D})^{2}]

損失を左右するのは $s / D$ です。ずれの絶対値より、パッド径に対する比のほう。

ピッチ	パッド径 $D$	$s = 150$ nm のとき残る接触面積	$s < 25$ nm のとき
6 µm	3 µm	93.6%	98.9%
2 µm	1 µm	81.0%	96.8%
1 µm	0.5 µm	62.4%	93.6%
300 nm	150 nm	0%	78.9%
100 nm	50 nm	0%	39.1%

同じ 150 nm が、6 µm 世代では 6% の損失で、300 nm 世代では重なりゼロになります。反りの差 30 µm という、工程の途中でいくらでも生じる量が、細い側ではそのまま接合の有無を左右する。

右の列は、サブ 25 nm のオーバーレイへ向かう道筋を 10 年ぶんのデータで描いた 2026 年のプレプリント⁹が目標に挙げている水準です。装置と統合フローの進歩でオーバーレイ誤差は 1 桁近く下がり、リソグラフィ側の事前補正で主たる残差をさらに半分にできるとしています。その水準でも、100 nm ピッチでは接触面積が 4 割を切ります。100 nm の行がまだ断面観察の段階にいるのは、ここが理由です。

図 02

反りの差が 30 µm 増えると約 1 ppm のスケーリング誤差が乗り、300 mm ウェーハ全面では 150 nm になります。パッド径をピッチの半分として重なり面積を計算すると、同じ 150 nm が 6 µm ピッチでは 6% の損失、1 µm では 38%、300 nm では重なりゼロ。サブ 25 nm まで詰めてようやく 300 nm ピッチで 79% が残り、100 nm ピッチでは 39% です。

ウェーハの反りとダイの伸びは、同じ ppm でも桁が別

スケーリング誤差は ppm なので、掛ける距離で大きさが動きます。ここが W2W と D2W を隔てます。

W2W: 半径 150 mm。1 ppm → 150 nm
D2W: 10 mm 角のダイなら中心から角まで 7.07 mm。1 ppm → 7.1 nm

同じ 1 ppm が、ウェーハでは 150 nm、ダイの角では 7 nm。21 倍の差です。（この換算はこの記事での計算です。）

だから W2W ではスケーリングが支配し、D2W では実装機の置き方が支配します。「オーバーレイを良くする」が、方式によって別の工程を指すことになります。

D2W 側にも、ダイが伸びる経路はあります。接合の波とひずみを素子構造の側からシミュレーションした 2023 年の検討¹⁰が正面から追っているのがそこです。界面へ空気が入り込む手前で接触を作るため、まず中央から当て、そこから接合面が縁へ向かって自発的に伝播していく。そのあいだ上側は変形し続けます。

表面張力で「合わせる」を肩代わりさせる

ここまでは「溶けて自己整合する助けは無い」を前提に据えてきました。その前提のほうを崩しにいく報告があります。

毛管力によるセルフアライメントで、複数ダイをまとめて接合したプレプリント¹¹は、問題の立て方から書いています——個片で載せる工程は、高い位置精度と高いスループットを両立させにくい。代わりに、接合面へ垂らした水滴の毛管力でダイを所定位置へ引き込む。水滴の高さと体積が複数ダイの同時整列へ与える影響を調べ、対象面をまとめて濡らす浸漬法も使っています。

結果が分布で書かれているところが要点です。

40 個のダイを同時に接合
8 割超が 1 µm より良い精度
過半が 200 nm より良い精度

「何 nm 出た」より「何個中、何割がどこまで」。位置精度の仕様は、本来この形で書くものです。200 nm は、上の表では 1 µm ピッチで接触面積が半分になる水準。スループットの技術であって、細いピッチの天井を上げる技術とは別、という位置づけが数字から出ます。

周辺 1 列から面配列へ移ると、桁がいくつ動くのか

面配列へ移る理由は I/O 数でした。周辺 1 列で本数を増やすには、ダイを大きくするしか手がありました。

桁を計算します。10 mm 角のダイを仮定して、周辺 1 列と面配列を比べます（ダイ寸法はこちらの仮定で、出典の値とは別です）。

周辺 1 列、ピッチ $p$ のパッド数は

N_{周辺} = \frac{4 \times 10 mm}{p}

面配列なら

N_{面} = (\frac{10 mm}{p})^{2}

既存の実装機が扱える 30 µm・周辺 1 列： $40/0.030 = 1333$ 本
量産中の 6 µm・面配列： $(10/0.006)^{2} = 166 7^{2} \approx 2.78 \times 1 0^{6}$ 本

約 2000 倍。ピッチが細くなったのは 5 倍ぶんなのに、本数が 2000 倍になります。周辺長に比例する数え方から、面積に比例する数え方へ移ったことが、ピッチの縮小そのものより大きく効いています。

278 万本という数字は、1 本あたりに使える設計コストと電力を決め直します。ピッチの数字を本数へ換算した瞬間に、話はインターフェースの設計側へ渡ります。

2. 削る精度

接合の前に、銅を絶縁膜よりわずかに凹ませておきます。加熱したとき銅だけが膨張して、ちょうど触れる高さになるように。この凹み量の管理がピッチを決めます。

条件は 1.8 µm パッド・3.6 µm ピッチで組んだ 2019 年の報告¹²が 1 行で書いています——アニールでの銅の膨張より小さいディッシング値を選ぶ。その条件で 1000 リンクのデイジーチェーンが 95% 歩留まり、リンクあたり 1.2〜1.5 Ω。

ピッチが細くなるほどパッドが小さくなり、パッドが小さくなるほど銅の体積が減り、膨張で埋められる量が減ります。窓は細い側ほど狭くなる。

削り上げた面は、そのあと生き延びることになる

リセスを窓へ入れたあと、その面が接合まで生き延びるかは別の話です。D2W では、CMP のあとに一時接合・薄化・個片化が挟まります。

2 µm ピッチの直接 D2W 接合の 2025 年の報告³が、題名で対策を名乗っています——薄化と個片化のあいだ、表面を保護する。削り方の改良より、削り上げた面を次工程から隔離するという手です。

同じ問題を工程の組み替えで解いた報告もあります。高歩留まりの D2W 接合に向けてダイの準備と搬送を見直した 2024 年の検討¹³は、出発点をこう書いています——W2W 向けの洗浄・計測・活性化の工程は成熟しているのに、薄化して個片化したダイへ同じ工程を当てるのが難しい。ダイやウェーハの上のごく小さな粒子が、ボイドや未接合領域を作る。

そこで提案されているのが、ガラスキャリアウェーハの上で個片化・洗浄・活性化まで済ませ、そこから直接ピックする流れです。追加のピック&プレース段が挟まらず、ダイシングテープも省けます。結果は50 µm 厚のダイでボイドの無い接合が多数、さらに10 µm 厚までの搬送を報告しています。

テープを無くすと、薄化したウェーハと個片化したダイが常に剛体に支えられる。これが 10 µm 厚を扱える理由として挙げられています。「削る精度」の仕様は、削った瞬間の値より、接合の直前の値で書くことになります。

3. 電源をどこへ落とすか

3 つめは、ピッチの論文に電源が同居するようになった理由です。

接合面のビアには 2 つの仕事があります。ダイ間の信号を通すことと、電源を下の層へ落とすこと。ピッチを詰めるとビアが細くなり、電源用としては抵抗が高くなりすぎます。かといって電源用に太いビアを残すと、そこがピッチ縮小の足枷になる。

1 µm ピッチまで詰めた 2025 年の報告⁴の題名が、その解き方をそのまま述べています——新しいボンドビアで、最適な電源供給を保ちながら C2W のピッチを 1 µm まで詰める。ピッチの縮小と電源供給が、同じ題名の中で並立する問題として立てられている。

1 つのビアに 2 役やらせる前提を外した、ということです。パッケージの話が、そのまま回路設計の話になります。

レイアウトだけで取れる利得は、どこまでか

工程を何も変えずに密度を上げる手が 1 つあります。格子の組み方です。ただし上限があるので、先に計算しておきます。

ピッチ $p$ の正方格子では、パッド 1 個が $p \times p$ を占めます。単位面積あたりの個数は

n_{□} = \frac{1}{p ^{2}}

六角格子は、行を半ピッチずらして重ねた並びです。同じピッチのまま行間隔が $p sin 60° = \frac{3}{2} p$ に縮むので、1 個が占めるのは $p \times \frac{3}{2} p$ 。

n_{hex} = \frac{2}{3 p ^{2}}

比を取ると

\frac{n _{hex}}{n _{□}} = \frac{2}{3} = 1.155

15.5% 多い。ただし、密度の増分より先に確かめるべき計算があります。同じ密度を正方格子で得るには、ピッチをいくつまで詰めればよいか。 $1/ p^{' 2} = 2/ (3 p^{2})$ を解いて

p^{'} = p \frac{3}{2} = 0.9306 p

300 nm へ当てると

300 \times 0.9306 = 279 nm

正方格子の 279 nm と同じ密度です。CMP も実装機も計測も何ひとつ替えずに、ピッチを 21 nm ぶん詰めたのと同じことになる。

裏を返すと、格子で稼げるのはここまでです。等価ピッチでの移動が 7% どまりなので、300 nm を 150 nm にしたいときの答えは別のところにあります。残りはリセスと位置合わせの側で作ることになります。（この換算はこの記事での計算です。）

壊れ方が二値から、抵抗の連続的な増加へ移った

仕様の書き方が、ここで前の世代と割れます。

サブミクロンピッチの W2W 銅ハイブリッドボンディングを物理の解析とモデリングの両面から追った 2023 年の報告¹⁴が、1 µm と 0.5 µm ピッチの多層 BEOL 試験体で電気試験まで取っています。1 µm ピッチの Kelvin ビアで、よく合っている箇所の抵抗の中央値が 0.44 Ω。

試験構造の作り方が要点です。上下ウェーハのパターンを、最大 100% ずらした変種を複数用意して、位置合わせが電気特性へ与える影響を調べている。抵抗、リーク、歩留まりの結果を、設計と工程統合の改良へ送り返す。

100% ずらしても電気試験の対象になる、というのがこの技術の性質です。ずれたらそこで導通が消える、という二値の壊れ方とは別物。接触面積が減り、抵抗が上がる。だから仕様は「パッドの内側にとどめること」より、「抵抗が何 % 上がるまでを良品とするか」で書くことになります。

同じ報告は、表面活性化の側の条件も量にしています。低温接合では O₂/H₂ の同時プラズマが最も薄い銅酸化物を作り、理論抵抗率が最も低い。絶縁膜が SiCN なら O₂ か O₂/H₂ の混合が適し、O₂ 単独では CuO と Cu(OH)₂ の濃度が高くなって、低温活性化では接触抵抗が大きくなる。熱酸化膜どうしの接合強度では、N₂ プラズマ処理が O₂ プラズマ処理の 1.7 倍という結果も出ています。

ピッチの数字 1 つの裏で、プラズマのガス種まで決まっているということです。

実務での使い方

接合ピッチを仕様に書くとき、その値を左右しているのは接合工程より周りです。2 µm を切るならリセスを Å 台で管理する工程と全面計測が要り、1 µm を切るなら電源ビアを信号ビアから分ける設計が要り、数百 nm へ行くなら W2W に限られるのでダイサイズを揃えるところから設計が始まります。

ウェーハの反りを、接合の前に測ってください。反りとオーバーレイの関係を調べた報告⁸では、上下の反りの差が 0 なら絶対値がいくつでも基準どおりで、差があるとスケーリングが乗ります。差 30 µm で約 1 ppm、300 mm 全面で 150 nm。300 nm ピッチなら、これだけで重なりがゼロになります。

W2W と D2W で、直す先が別です。同じ 1 ppm がウェーハ半径 150 mm では 150 nm、10 mm 角のダイの角では 7 nm。W2W はスケーリング、D2W は実装機の置き方が支配します。

位置精度は、1 つの数字より分布で受け取ってください。「何 nm 出た」より「何個中、何割がどこまで」。40 個中 8 割が 1 µm 以内、過半が 200 nm 以内——この形なら、どのピッチ世代に使えるかを接触面積へ換算できる。

許容ずれは、抵抗の増加率で書いてください。100% ずらした試験構造でも電気試験の対象になります。抵抗が何 % 上がるまでを良品とするかを先に決めて初めて、実装機へ要求する精度が書けます。

削る精度の仕様は、削った瞬間より接合の直前で書いてください。CMP のあとに一時接合・薄化・個片化が挟まるなら、そのあいだの保護か、工程順そのものの組み替えが要ります。

理解チェック

いま 2 µm ピッチの D2W で量産していて、次の世代で 1 µm を狙うことになりました。案が 3 つ出ています。(a) 正方格子を六角格子に変える。(b) 接合前にウェーハの反りを測って、上下の差が小さい組み合わせで貼る。(c) 電源ビアを信号用と分ける。

「1 µm ピッチを名乗れるようにする」案はどれで、名乗れたあとに残る宿題は何ですか。

答え：ピッチの下限そのものを動かすのは (c) だけで、太い電源ビアが残っているかぎり、ほかを何段良くしてもそこで止まる。(a) は密度を 15.5% 増やすが等価ピッチでは 0.93 倍、2 µm が 1.86 µm になる程度で 1 µm には遠く、(b) は D2W では実りが薄い——1 ppm のスケーリングが 10 mm 角のダイの角に与えるのは 7 nm どまりで、実装機の載せ方のほうが桁で大きいから。宿題は許容ずれの仕様で、1 µm ピッチではパッド径が 0.5 µm 前後になり、150 nm ずれれば接触面積が 62% まで落ちる以上、「パッドの内側にとどめること」より「接触抵抗が何 % 上がるまでを良品とするか」を先に決めて初めて、実装機に要求する精度が書ける。

ピッチの数字 1 つが、CMP・計測・実装機・電源設計・レイアウト密度の 5 か所へ同時に要求を投げます。5 か所のうち 1 つだけ、要求の向きが外を向きます。ピッチを詰めると本数が増え、増えた本数は 1 本あたりに使えるエネルギーと設計コストを下げる。上の囲みで数えた 278 万本を「1 本何 pJ で動かすか」へ換算した瞬間、ピッチの話はインターフェースの設計へ渡ります。ピッチを確定する前に、その本数を使い切れるのかを確かめてください。