GaAs(001) の上に CdTe を育てたい、と言われました。格子定数どうしで比べると、ずれは 0.15。15% です。この案は、この時点で捨ててよいのでしょうか。
まだ捨てずに済みます。同じ 2 材料のまま、膜の面と面内の向きを選び直すと、対応する原子間隔のずれは −0.7% になります。しかもそちらのほうが得やすく、品質も高い。
エピタキシーとは、膜の結晶学的な秩序が、界面での何らかの一致を通じて基板のそれに強く影響されることです。ここで多くの人が、条件は「格子定数が合っていること」だと思い込みます。そこが境目です。ずれは合わせるより、吸収する対象です。吸収のさせ方は 4 通りあります。
吸収先の無いものが 1 つあります。下地の対称性を降ってきた原子へ伝える化学的な力が届く距離は、原子 1〜2 個分です。だから 1 原子層（1 ML、およそ 1×10¹⁵ cm⁻²）を下回る量の乱れた汚染物がそこに座ると、その真上から先は非エピタキシャルへ切り替わります。
ずれは 4 通りに逃がせる
室温付近の蒸着で（100）Cu を（100）Si 上へエピタキシャル成長させた例です1。まず用語から。膜と基板の界面に沿ったある方向の原子間隔を 、 として、
熱膨張係数の別な組み合わせでは が温度の関数になるので、本来は成長温度での値を採ります。以下は室温値です。
目安は 。これより大きいと、界面をまたぐ結合のうち向きの揃うものが減りすぎて、界面エネルギー の下がり幅が小さくなります。逆に言えば、この 1 つが基本条件です。
そもそも最初から揃っている組み合わせもあります。AlAs は nm、GaAs は 0.565 nm、Si は 0.543 nm。しかも前 2 者は同じ閃亜鉛鉱型、Si はダイヤモンド構造で、原子の並び方も同じです。この場合は、そのまま重ねるだけで済みます。以下の 4 通りが、ずれがあるときの吸収のさせ方です。
（1）整数倍で合わせる。金属は がずっと小さいので、2 倍にして半導体に合わせます。Fe は体心立方で nm。GaAs の 0.565 nm に対して
これで Fe は GaAs のさまざまな面の上にエピタキシャルに育ちます。
（2）回す。Cu は面心立方で nm。Si の 0.543 nm に対して 6% 小さい。式に入れると
だから Cu(001) は Si(001) の上に 45° 回って載る。ただしこの一致が成り立つのは {001} 面に限られます。「この材料の組み合わせはエピタキシーする」という言い方は、面を添えて初めて中身を持ちます。
（3）面を変える。CdTe を GaAs(001) に載せる場合、格子定数どうしでは です。この条件でも (001) 配向の CdTe は得られますが、成膜条件の窓が狭いままです。ところが CdTe(111) にして面内で回すと、対応する原子間隔でのずれは −0.7% まで落ちる。こちらのほうがずっと得やすく、品質も高い。
この例が言っているのは、並んでいる原子のうち数個が揃うだけでも、その数個のずれが十分小さければエピタキシーは成り立つということです。全面の一致は条件に入っていません。
面心立方と六方最密は、(111) と (0001) で同じ最密充填の並びを持ちます。両者の差は、その最密面の積み重ね順だけです。三次元構造が大きく離れた結晶どうしでも、ある面でだけ似ていれば、その面でエピタキシーが成り立つ。
（4）面ごと傾ける、という手も後から見つかっています。膜の面内間隔 が基板の より少し小さいとき、成長面を角度 だけ傾けると
でひずみなしに帳尻が合います。bcc(211) 金属基板上の hcp 希土類・金属の多くで、この予測どおりになることが確かめられています。
4 通りを一度に見渡します。
界面エネルギーは相図を書き換える。ただし守備範囲は厚さの手前まで
Sn には 2 つの相があります。ふつうの β 相（白色スズ、金属的で正方晶）と、α 相（灰色スズ、ダイヤモンド構造、 nm）。α 相が熱力学的に安定なのは 286 K より下だけです。
ところが InSb と CdTe（どちらも閃亜鉛鉱型）の上でなら、α-Sn は 343 K まで育ちます。 のずれがわずか 0.1% なので、界面結合による の低下が、本来の相の安定性を逆転させている。「間違った相」が界面によって安定化されているわけで、これを擬似同形（pseudomorph）と呼びます。
膜厚が 0.5 を超えると、通常の β 相へ戻ります。
理由は面積と体積の勘定です。 は界面の量なので面積に比例する。いっぽう 0.1% の圧縮を保つためのひずみエネルギーは体積に比例して溜まっていく。膜が厚くなるほど後者が勝ちます。界面が支払える安定化の代金には上限があり、その上限を与えるのが厚さです。
温度側の上限も同じ勘定です。自由エネルギー の中で無秩序側を後押しする の項は温度とともに大きくなるので、どこかで界面の取り分を食い尽くす。エピタキシーで手に入る「異常な相」は、薄いあいだ・冷たいあいだだけのものです。
「エピタキシーは起きやすい」という言い方には、条件が 2 つ付きます。界面の乱れが基板の対称性を覆い隠す手前にとどまること、そして降ってきた原子が埋まる前に平衡位置へ並び直せるだけの温度があること。前者がこの回の後半の主題で、後者は成長温度の窓の話です。電子デバイス用の完全さを持つエピタキシーは、これよりずっと高い要求になります。
デバイスの設計変数が、1 原子層より細かい
なぜ 1 ML 未満の清浄度を問題にするのか。答えはデバイス側にあります。Bringans は Si と Ge の表面をヒ素で終端させる不動態化を総説としてまとめています2。
変調ドープのヘテロ接合。広ギャップの AlGaAs を、伝導帯に近い準位のドナーで n 型にドープします。濃度はたとえば 個/cm³。これは重ドープの部類ですが、ホスト格子原子の濃度 cm⁻³ に対しては 23 ppm です。相手の狭ギャップ側 GaAs は、エピ膜なら混入した炭素で 個/cm³ 程度の p 型になっています。
この 2 つを接合すると、Fermi 準位が揃うまで電子が AlGaAs から GaAs へ流れます。移った電子は、置き去りにされた正イオンの静電引力で界面近くの反転層に留まる。ホールの逆流は広ギャップ側の障壁が抑えるので、電子の移動だけが最大化されます。これが HEMT のチャネルになる 2 次元電子ガスです。
導電率は
はこの構造でもう最大化されています。残るは移動度 。
室温での支配的な散乱中心は格子振動（フォノン）です。極低温ではフォノンが減るので、散乱中心は結晶欠陥に移り、結晶が良ければ最後に残るのはイオン化したドーパント原子そのものになる。ここが均一ドープの半導体の導電率の上限です。 を上げても、散乱中心が同じだけ増えて が下がり、相殺してしまう。
変調ドープはこれを空間的な分離で外します。ただし電子は波でもあって、ドブロイ波長
は室温で数十 nm。電子が GaAs 側に閉じ込められていても、波動関数の裾（エバネッセント尾）が 程度だけ隣の層へしみ出しているので、その範囲のイオン化不純物は「感じて」散乱されます。だから高濃度ドープを界面から だけ離す。このスペーサを入れて、極低温の GaAs 中で cm²/V·s が出ています。ここまで来ると電子は互いの散乱だけが残る 2 次元気体としてふるまい、注入から取り出しまで散乱ゼロの弾道輸送も起きる。
の厚さには、原子層精度が要ります。
デルタドープ。ドーパントを よりずっと薄いシートへ閉じ込めると、 が一定の材料の中でも 2 次元電子ガスが生じます。典型的な面密度は cm⁻²、これは ML にあたります。
この 2 つの数字から、1 ML の絶対量が出ます。
まったく別の数字からも確かめられます。GaAs の格子原子濃度 cm⁻³ を面密度に直すと
独立した 2 経路が同じ cm⁻² を指しています。以下ではこれを 1 ML の目安に使います。
量子井戸。幅 の狭ギャップ層を広ギャップ層で挟むと、電子の波動関数は層の端でゼロになります。 が の整数分の 1 になる条件から、閉じ込めエネルギーは
の 2 乗で乗ります。発光エネルギーと波長の関係は 。
量子井戸レーザの閾値電流が下がるのは、この のぶんだけ準位が持ち上がって、自己吸収に必要なエネルギーが早く上がる（＝半導体が自分の発振波長に対して早く透明になる）からです。光のほうはさらに外側の高 層で閉じ込める。屈折率は が上がると下がるので、外へ逃げようとする光は屈折率の段差に当たって全反射します。臨界角は 。 が 1 程度なので、光の閉じ込め幅は量子井戸幅よりずっと大きく取る必要があります。
設計変数は 、、 の 3 つ。いずれも原子層の単位で書かれています。清浄度の要求が 1 ML 未満なのは潔癖さより、設計変数と汚れが同じ物差しに載るからです。
同じ物差しに載っている様子を図にします。
デバイス物理の側で裏を取ると、まず名前の混乱がほどけます。同じ素子が MODFET、HEMT、TEGFET、SDHT、総称して HFET と呼ばれています。デバイス物理側の見出しは MODFET です。
機構の記述が 1 段深い。薄膜側の記述は「ドーパントから空間的に離すので散乱源が遠のく」で止まりますが、デバイス物理の側では、2 次元電子ガスの伝導路の断面が 10 nm 未満へ絞られること自体が遮蔽効果を生み、それが低温での不純物散乱を抑えているとされます。分離に加えて、閉じ込めそのものが移動度を作っている。つまり「 を離せば離すほど良い」とはならず、最適点があります。離しすぎれば閉じ込めが緩む。
もう 1 つ、同じ言葉が同じ理由で出てきます。InGaAs チャネルは In を増やすほど性能が上がりますが、GaAs 基板に対する格子不整合も増える。それでも臨界膜厚以下ならひずんだまま良質のヘテロエピが成り立ち、これを擬似同形（pseudomorphic）MODFET と呼ぶとあります。さきほどの α-Sn とまったく同じ構図です。界面が不整合を吸収できる範囲は、厚さで切られる。1995 年の灰色スズと 2007 年の P-HEMT が、同じ 1 本の線の両側にいます。
1 ML を下回る量で、そこから上が別物になる
ここからが、吸収先の無いほうの話です。エピタキシーによって準安定相が安定化される現象です3。
基板表面か、成長中の膜表面に、1 ML を下回る量の乱れた汚染物が載るだけで、エピタキシーはそこで途切れます。
理由は力の届く距離です。降ってきた原子は下地の結晶秩序を「感じ取る」必要があるのに、化学的な力が届くのは原子 1〜2 個分です。汚染物の島は非エピタキシャル成長の核になり、しかもその領域は周囲のエピ層に埋め戻される向きとは逆に、成膜が進むにつれて広がっていきます。
基板に要求されるのは 3 つです。結晶学的な秩序、サブ原子層の清浄度、降ってくる化学種に対する不活性。順に追います。
1 つめ、秩序。基板表面の結晶学的な乱れは、そのまま膜へ伝播します。切断と機械研磨で入る損傷は、表面の傷より深くまで及びます。研磨砥粒による結晶学的な損傷は、傷そのものの下へ、砥粒径の何倍もの深さまで転位網として入り込みます。除去は化学エッチングの仕事です。均一に彫るために、エッチャントを柔らかい多孔質の平らなパッドに含ませてウェーハ上を拭う「化学研磨」を使います。
彫り量が不足すると、表面は Nomarski 微分干渉顕微鏡でどれだけ丁寧に観察しても完全に平坦なのに、下に損傷が残ります。これを見つけるには転位エッチャントに浸す。乱れた場所は結合がひずみ・切れていて局所自由エネルギーが高く、エッチャントに対する反応性が高いので、ピットと線として表面へ出ます。十分に化学研磨したあとに残るのは、バルク結晶に元から入っている欠陥だけになります。
この一文が 30 年後に量産の問題として出てきます。EUV マスクブランクの位相欠陥、つまり基板ガラスの傷が 40 層の多層膜を積んだあとでも露光像に線として焼き付く現象は、「基板表面の乱れは膜へ伝播する」と「研磨損傷は表面より深い」を足したものです。光学系の話の顔をして、実体は基板研磨の話です。
2 つめ、清浄度。一般的な表面汚染物のうち、炭素を含む分子がいちばん落ちにくい。加熱すると解離して、グラファイトや炭化物を残していきます。
Ar⁺ スパッタで叩き落とせばどんな汚染物も取れますが、これは最後の手段です。汚染物の結合を切れるだけのエネルギー（50 eV 程度以上）を持つイオンは、基板原子も叩き出します。表面近くに空孔と格子間原子ができ、アニールで消しきれる範囲は限られます。加えて、汚染物の一部が除去されずに基板の中へ叩き込まれる（ノックオン）。汚れを取る操作が、汚れを埋め込む操作になっています。
代わりの手が 2 つあります。酸化と水素終端です。
酸化物を蒸発または化学還元で飛ばせる材料なら、最後に酸化しておくのが有効です。酸化が他の汚染物を押しのけ、その後の吸着に対して表面を不活性にします。弱く結合した酸化物は母材より揮発しやすいので、成膜前の加熱で飛ぶ（GaAs や W）。逆に、良いセラミックスを作る元素、つまり Al₂O₃、SiO₂、MgO、BeO のように安定で難揮発性の酸化物を持つものでは、この手が行き止まりになります。SiO₂ は H₂ プラズマで金属と H₂O に還元する、あるいは Si の蒸気ビーム中で加熱して揮発性の SiO に変える、といった別手を要します。酸化溶液としては硫酸・過酸化水素・水の混合が一般的（発熱するので過酸化水素はゆっくり加える）、紫外線で作れるオゾンも使えます。
Si にはもっと良い手があります。HF／エタノール溶液による水素終端です。H が Si 表面のダングリングボンドを終端し、O₂ その他の雰囲気ガスに対して驚くほど不活性になる。軽い加熱で H の上に弱く吸着した水が飛び、さらに加熱すると H 自身が飛ぶ。必要な温度は結晶面によって違います。「汚染物を、あとで簡単に飛ばせるものへ置き換えておく」という発想が、この手法の核です。
3 つめ、不活性。降ってきた化学種が基板と反応して、対称性か の別な界面化合物を作ると、そこでエピタキシーは切れます。予測の指針は生成自由エネルギー で、単体どうしのほうが、化合物どうしより界面化合物を作りやすい。
例が非対称で分かりやすい。Fe は GaAs の上にエピタキシャルに育つ一方、GaAs を Fe の上へ載せると別の化合物になります。後者では飛来した Ga と As₄ が GaFe 合金や FeAs、FeAs₂ を作る。前者でこれが起きにくいのは、GaAs 基板のほうが化学的に安定だからです。同じ 2 材料でも、どちらを下にするかで結果が入れ替わります。
止め方は 2 つ、表面パッシベーションと、エピタキシャルなバリア層。
GaAs on Si では As によるパッシベーションが働くとされます。理由が具体的です。As は Si に対して適切な結合長を持ち、三脚状の結合配置で、価数が 3（Si は 4）。だから Si 表面の結合を、ひずみをほとんど作らずに完全に終端でき、表面エネルギーが非常に低くなる。同じ As パッシベーションが、Zn と Se の蒸気から ZnSe を Si 上に育てるときの SiSe₂ 生成も防いでいます。
バリア層のほうは、基板と結晶学的に合い、かつ安定な化合物として表面へ届く材料を選びます。高温超伝導体 YBa₂Cu₃O を GaAs 上にエピタキシャル成長させるときの MgO がその例です。
3 つを並べ、最後の非対称を図にします。
30 年後の Mo/Si は、まだ界面で止まっている
イオンビーム堆積による EUV リソグラフィ用の高性能 Mo/Si 多層膜です4。超格子は非エピタキシャル膜でも作れます。その代表が x 線ミラーです。屈折率の高い材料と低い材料を交互に積み、周期と光学的厚さの関係を合わせて反射率を最大化する。Mo/Si 超格子では、周期 9.4 nm、波長 21 nm で反射率 30% が達成されています。1995 年時点で「非常に高い」値です。
いま EUV リソグラフィが使っている多層膜も、同じ Mo/Si です。照らします。
| 1995 年（Smith） | 2025 年（Levinson） | |
|---|---|---|
| 波長 | 21 nm | 13.5 nm 前後（産業の運用波長は 13.53 nm） |
| 1 周期 | 9.4 nm | Mo 約 3 nm ＋ Si 約 4 nm |
| 周期 ÷ 波長 | 0.45 | 約 0.52 |
| 反射率（実現値） | 30% | Mo/Si は 13.4 nm で 68.2%、Mo/B₄C/Si は 13.5 nm で 70.0% |
波長が別なので反射率の値そのものは土俵が別です。比べられるのは 2 つです。
1 つめ、設計則はそのままです。周期は波長のおよそ半分で、反射光が同位相になる Bragg 条件（正確には屈折率の補正が入った形）を満たすように積む。高原子番号と低原子番号の材料を交互にして、1 界面あたりのわずかな反射率差を層数で稼ぐ。この考え方は 1995 年の記述と同じです。
2 つめ、性能の頭打ちを作る場所も同じです。
反射率の数字には幅があります。Levinson 2025 の表では Mo/Si が 68.2%、Mo/B₄C/Si が 70.0%。別の図のデータでは 40 対で 74.5%、60 対で 75.3%。「Mo/Si 多層膜ミラーのピーク反射率は 72% 未満」という記述もある。測定条件と対象が別なので、1 つの数字へ丸めると誤解を招きます。
そのうえで、共通して書かれているのはここです。実測の反射率は理論最大より数％低く、その原因は層の密度と均質性の不足に加えて、界面粗さと層間の相互拡散である。透過電顕の像では、Mo と Si の境目がなだらかで、両者が混ざった層が間に入っています。混ざり具合は成膜条件で決まる。
混合層の厚みは記載されていません。記載にあるのは、層そのものが 3〜4 nm という薄さであること。40 対なら界面は 80 枚あります。
対の数の乗り方も、この見方を裏づけます。40 対で反射率は飽和します。20 対足して 0.8 ポイント（74.5% → 75.3%）。飽和の理由は吸収で、表面から遠い界面の寄与は小さいままです。だから照明系・投影光学系・マスクブランク・集光ミラーはしばしば 40 対で作られ、マスクブランクは欠陥とコストのほうが優先されるので今後も 40 対のままとも書かれています。
つまり、層を増やす道は 40 対で行き止まり。残るのは界面の作り込みです。
30 年ぶんを 1 枚にまとめます。
1995 年の「化学的な力が届くのは原子 1〜2 個分」は、エピタキシーでは「汚れに弱い」の形で出ました。多層膜では同じ短い到達距離が逆向きに効きます。界面をどこまで薄く保てるかの上限として。片方は汚染物が秩序を切る話、もう片方は隣り合う 2 材料が互いに混ざる話ですが、どちらも「界面から数原子の範囲で何が起きるか」が全体の性能を決めているという 1 つの事実です。
同じ 80 枚の界面を核生成の側から追うと、別の条件も出てきます。濡れの条件は膜と基板を入れ替えると両立しないので、80 面のうち層状成長の条件を満たせるのは多くても半分という話と、この回の「界面が上限を与える」は別経路から同じ結論へ着きます。界面粗さの原因を成膜条件のチューニングだけに求めると、半分を取りこぼします。材料の組み合わせの時点で、半分は決まっている。
実務での使い方
エピタキシーの可否を、 の表 1 枚で言い切ると早すぎます。LLNL の Mo/Si 多層膜の実測が示すとおり5、理論値との差を作るのは界面の側です。面と面内の向きを選び直すと、同じ 2 材料でずれが 20 分の 1 になります。CdTe と GaAs は 0.15 と 0.007 の両方を持っています。
エピタキシーの可否は、材料と面の組み合わせで決まります。材料名を 2 つ並べた段階では足りず、Cu と Si の 45° 一致が成り立つのは {001} 面に限ります。組み合わせを話すときは面を添えてください。
上下の入れ替えは、別の設計だと考えてください。Fe は GaAs 上に育ち、GaAs を Fe 上へ載せると別の化合物になります。積層順を決めているのは設計の自由度より手前、化学の側です。
界面エネルギーで得た「異常な相」には、厚さと温度の有効期限があります。α-Sn は 0.5 で、擬似同形チャネルは臨界膜厚で切れる。薄膜で成り立った範囲を厚膜へ外挿する手は、ここで行き止まりです。
基板の清浄度は、数字で書ける条件です。汚れの許容量は 1 ML 未満、つまり cm⁻² 未満。これは意図して入れるデルタドープの面密度と同じ物差しの上にあります。
Ar⁺ スパッタ洗浄は、汚れを埋め込む操作でもあります。50 eV を超えるイオンは基板原子を叩き出し、汚染物の一部を基板内へ押し込みます。工程順では最後に回してください。
基板研磨の彫り残しは、表面観察の範囲外です。平坦という観察結果と、下の損傷の有無は別の情報です。転位エッチャントで確かめる工程を省くと、その損傷は膜の中を通り抜けて、はるか下流で欠陥になります。