歪みシリコンを担うソースドレインのエピ｜歪みと抵抗が材料と濃度で連動、imec

ソース/ドレインのエピタキシー（S/Dエピ）とは、トランジスタのソースとドレインになる場所を掘り、そこへ結晶を選択的に育て直す工程を指す。育てた結晶は3つの役目を同時に負う。チャネルへ歪みを入れてキャリアの移動度を上げること、ドーパントを高濃度に含んだ低抵抗の電流経路になること、上面でコンタクトの金属を受けることだ。材料はpMOSがSiGe、nMOSが高濃度にリンを入れたSi:Pだ。imecの報告を合わせると、材料と濃度の選び方は歪みと抵抗の両方を動かすと読め、2つを別々に詰めるのは難しい。

歪みの効果は量産の初期から大きかった。Intelは90 nm世代でpMOSのS/DをSiGeのエピに替えた。Silicon Semiconductor誌の報道によれば、Intelは歪みのない素子に比べてpMOSの駆動電流が25%上がり、pMOSとnMOSの歪みの手法を合わせた追加の工程費用は2%だと説明した¹。nMOSでは、imecが高濃度のSi:PエピをS/Dとコンタクトの抵抗を下げるために使うのが一般的とし²、同じリンが引っ張りの歪みも生むことを示している。

S/Dエピは、掘った場所にだけ結晶を育てる選択成長だ

ASMは選択エピタキシーを、ウェーハ上のあらかじめ決めた領域にだけSiやSi系の化合物を成膜し、それ以外の領域では成膜を抑える工程³と説明する。材料にはSi、SiGe、リンを入れたSi（SiP）を使い、歪みを作り込むことと、チャネルやS/Dの領域を作ることが目的だ。原料ガスにドーパントを混ぜれば、成膜しながらドーパントの濃度と深さ方向の分布を決められる（in-situドーピング）。

図1epi が成長する場所

GAAのS/Dエピは、シートの端面、inner spacer、誘電体に囲まれた溝の中で育ち、その上面がコンタクトの着地面になる。溝の大きさが、エピの埋まり方と接触面積の上限を決める。

工程を決める主なパラメータは4つある。材料とその組成（SiGeのGe濃度、Si:PのP濃度）、in-situドーピングの濃度、膜の厚さと形、誘電体の上に膜を付けない選択性だ。ASMは、エピは高温の工程で、温度の精密な制御が膜質とドーピング分布の均一さを決めるとしている³。

成長の前には表面の洗浄が入る。ASMは、自然酸化膜と炭素の汚れが残ると格子の並びと原子の結合を妨げ、エピ層に結晶欠陥が出るとし⁴、成膜の直前に除去する。溝を掘る工程はエッチング、洗浄と再汚染は洗浄・表面前工程・再汚染管理で扱う。

歪みは、格子の大きさが違う結晶をチャネルの両脇に置いて入れる

ASMの説明では、歪んだSiは原子の間隔を意図して伸ばすか縮めたSiで、バンド構造が変わり電子や正孔が動きやすくなる³。移動度が上がれば、トランジスタは速く切り替わり、低い電力で動く。

pMOSでは、Siより格子の大きいSiGeをS/Dに埋め、Real World Techの学会報告によればチャネルをゲート長の方向に圧縮する⁵。Intelは90 nm世代でこの方法をpMOSに使い、nMOSには別の方法として窒化膜で引っ張りの応力をかけた。同誌によれば、Intelはこの窒化膜でnMOSの駆動電流が歪みのない素子より10%上がったと説明した¹。

nMOSのS/Dには、高濃度のSi:Pを使うのが一般的だ。imecの2020年の報告では、同じn型のドーパントのヒ素はリンより効率よく膜に入るが、引っ張りの歪みはリンより小さい²。リンの濃度を上げることが、抵抗を下げることと引っ張りの歪みを入れることを兼ねている。

抵抗は、エピのドーパント濃度とコンタクトが載る面積で決まる

imecは2019年、トランジスタが小さくなるほど接触面積に反比例してS/Dの接触抵抗が増え、14 nm世代以降は寄生抵抗の最大の要因になった⁶と説明した。下げる方針は、半導体側のドーピング濃度を上げることと、金属と半導体の界面の質を上げることの2つだという。

S/Dエピはこのうちドーピング濃度を受け持つ。imecは高濃度のSi:P、Si:As、Si:P:Asのエピを比べ、Ti系のコンタクトで測ると高濃度では接触抵抗率が約2×10⁻⁹ Ωcm²まで下がり、抵抗率と接触抵抗率が活性化したドーパントの量とよく対応した²と報告している。活性化を左右する後段の熱はアニールとサーマルバジェット、金属とSiの界面はコンタクト抵抗と真空一貫処理で扱う。

歪みと抵抗は、同じ膜の材料と濃度で同時に動く

imecのPorretらは、S/Dの歪みを生む層がS/Dの接触抵抗を下げる役目も兼ねる⁷と整理している。imecの2020年の報告では、nMOSでヒ素に替えると拡散は抑えられるが、引っ張りの歪みは小さくなり、活性化も概してリンより低い。この2つの報告から、S/Dエピの材料と濃度は歪みの大きさとS/Dの抵抗を同時に動かすと言える。

膜の中の欠陥も、歪みと抵抗の両方へ響く。POSTECHは3 nm未満のナノシートのTCADで、S/Dエピが底とシートから別々に育つため中に結晶粒界ができるという先行研究の見方を前提に、粒界の影響を計算した。傾き66度の粒界を1本入れたケースでは、pMOSのチャネルの圧縮応力が平均-2.03 GPaから-1.01 GPaへ半減した⁸。同じケースのnMOSでは応力の低下は22%で、特性の変化は小さかった。粒界より下の領域は引っ張りになってボロンの拡散が速まり、ソース側に粒界を置いたケースではオン電流が最大26%下がった。

GAAでは、狭い溝の形と成長前の表面がエピの出来を左右する

GAAナノシートのS/Dエピは、積み重ねたシートの端面、inner spacer、誘電体に囲まれた狭い溝の中で育ち、上面がそのままコンタクトの着地面になる（図1）。Applied Materialsは、GAAの深いS/Dの溝を従来のエピで埋めるのは難しく、空洞（void）や不均一な成長が出て性能と信頼性が下がることがある⁹と説明する。GAAで掘る深く細い溝について、同社は深さの均一さ、まっすぐな側壁、平らな長方形の底¹⁰が要るとしている。

図2形状の軸と表面の軸（記事の整理）

Applied MaterialsはGAAの溝の形とエピの埋め方を、ASMは成長前の表面に残る自然酸化膜と炭素を、エピの出来を左右する条件に挙げる。この記事では、前者を形状の軸、後者を表面の軸として分けて扱う。

接触抵抗が高いときに、溝の形と成長前の表面（図2）のどちらへ原因を返すかは、GAAのS/Dエピで抵抗が高いときの切り分けで掘り下げる。装置メーカーが前洗浄をエピの装置に組み込んで売る動きと市場の見通しは、S/Dエピ装置と前洗浄の一体化にまとめた。アクセス領域全体の寄生抵抗はGAAの寄生抵抗はアクセス領域にあるで扱う。

関連ページ

• 前工程GAAのS/Dエピで抵抗が高いときの切り分け
• 前工程S/Dエピ装置と前洗浄の一体化
• 前工程酸化・成膜・薄膜形成
• 前工程エッチング
• 前工程洗浄・表面前工程・再汚染管理
• 前工程アニールとサーマルバジェット
• 前工程GAAの寄生抵抗はアクセス領域にある
• 前工程コンタクト抵抗と真空一貫処理
• 前工程Backside Power Delivery とは何か
• 企業研究企業研究：ASM International
• 企業研究企業研究：Applied Materials

出典

10件を表示

1. 1
   Silicon Semiconductor：Intelの90 nm世代の歪みSiと駆動電流（2003年10月）siliconsemiconductor.net ↩ab
2. 2
   imec（ECS）：高濃度Si:P・Si:Asエピの歪みとTi系コンタクトの接触抵抗率、学会要旨（2020年）doi.org ↩abc
3. 3
   ASM：エピタキシーの用途、選択成長、歪んだSi（製品ページ）asm.com ↩abc
4. 4
   ASM：前洗浄モジュールPrevium（製品ページ）asm.com ↩
5. 5
   Real World Tech：IEDM 2003でのIntelの歪みSiの報告（2003年12月）realworldtech.com ↩
6. 6
   imec：7 nm以降のS/D接触抵抗と2×10⁻⁹ Ωcm²の目標（2019年4月）imec-int.com ↩
7. 7
   imec（ECS）：FinFETとGAAのための低温エピ、Porretら（2018年）doi.org ↩
8. 8
   IEEE Access：ナノシートのS/Dエピの結晶粒界と特性ばらつき、POSTECHのTCAD（2022年2月）doi.org ↩
9. 9
   Applied Materials：GAAのS/D向けエピ装置Centura Xtera Epi（2025年10月）ir.appliedmaterials.com ↩
10. 10
    Applied Materials：GAAの溝を掘るSym3 Z Magnum（2026年2月）appliedmaterials.com ↩