GAA不良解析、症状ごとに原因候補2つ｜リークは基板の寄生チャネルも疑う

GAAトランジスタの電気不良を成膜工程へ戻すとき、Applied Materials（AMAT）の説明に沿えば、リーク電流と寄生容量の増加はSTIの酸化膜の削れに¹、しきい値電圧のばらつきはナノシートを包むゲート金属のすき間や不均一に結びつく。しかし同じ症状は、成膜以外からも出る。ナノシートFETは最下層シートの下の基板に寄生のトランジスタを抱え、そこを通るリークが避けられない²。しきい値電圧には、仕事関数ばらつき（WFV）という別の原因もある。WFVとは、ゲート金属の結晶粒ごとに仕事関数の値が違うことで生じるばらつきを指し、GAAでの大きさはTCADのシミュレーションで調べられている。

そのため症状ごとに候補を2つずつ持ち、それぞれの工程のデータを並べて見る。リークならSTIの高さと基板側の分離、しきい値電圧ならゲート金属の厚さ・組成と結晶粒だ。STIの保護膜とゲート金属のALDを、AMATがどう作るかはAMATのGAA向け成膜装置で説明した。

リーク増としきい値電圧のばらつきは、それぞれ成膜の原因と成膜以外の原因の2つの候補へたどれる。

リーク増の1つ目の候補は、後の工程で下がったSTIの高さだ

STIは、隣り合うトランジスタの間の溝を酸化膜で埋めた素子分離だ。AMATの講演原稿によれば、STIを埋めた後に来る工程の一部は酸化膜を優先して削り、意図せずSTIを下げる³。分離が弱まると、トランジスタの間で電荷が漏れ、寄生容量が増えて速度が落ちる。

この記事の整理では、リークが増えたときに見る1つ目の候補は、STIを埋めた後に通った、酸化膜を削る工程と、STIの高さの測定値だ。AMATはこの削れを、酸化膜を先に狙った高さまで下げ、くぼみだけに窒化膜を積んで防ぐ。

2つ目の候補は、ナノシートの下の基板にできる寄生チャネルだ

ナノシートFETは、最下層シートの下の基板に、平面型の寄生トランジスタを含む。Leeらは2023年のIEEE Transactions on Electron Devicesで、これをナノシートFETの量産の懸念に挙げ、基板の寄生チャネルを通るリークでオフ電流が増えるとした²。従来の対策はパンチスルーストッパー（PTS）だが、イオン注入と熱処理が要り、同論文はこれが歩留まりを下げるとする。

もう1つの対策が、ソース・ドレインとゲートの下に絶縁膜を入れる底部絶縁分離（BDI）だ。Yangらは2023年、TCADのシミュレーションで、絶縁膜を入れて寄生チャネルをなくす方式⁴を示し、PTSより短チャネル特性が良くなり得るとした。リークの原因がこちらなら、たどる先はSTIではなく、PTSの注入と熱処理か、BDIの形成になる。

しきい値電圧のばらつきの1つ目の候補は、ゲート金属の厚さ・組成のむらと汚染だ

GAAのメタルゲートは、しきい値電圧を決める仕事関数金属と、抵抗の低い埋め込み金属を重ねる。AMATによれば、ナノシートの間隔は約10 nmで、ゲートの膜にすき間や不均一があると切り替え特性がばらつき、性能、消費電力、信頼性、歩留まりを損なう¹。同社は講演で、GAAではわずかな汚染でも性能、電力、信頼性に響き、小さな変化がしきい値電圧とリーク電力を動かす³とも述べた。

この記事の整理では、ばらつきが出たときに最初に見る候補は、ゲート金属の膜厚と組成の測定値と、ゲート金属の成膜の間にウェーハが真空の外に出たかどうかの記録だ。AMATは、Trillium ALDを、非破壊のX線分析でゲート金属の組成と均一さを確かめる計測システムと組み合わせている。他社のメタルゲート向けALD装置との違いはメタルゲートALDの装置比較にまとめた。

2つ目の候補は、金属の結晶粒による仕事関数のばらつきだ

ゲート金属は多数の結晶粒からなり、粒ごとに仕事関数の値が違う。このため膜厚がそろっていても、チャネルの上に並ぶ粒の組み合わせでしきい値電圧がばらつく。これがWFVだ。

Sudarsananらの2020年のシミュレーションでは、ナノシートを3段に積むと、1段のときよりWFVによるしきい値電圧のばらつきが40.47%小さくなった⁵。ParkとShinの2019年のシミュレーションでは、積層したナノワイヤのWFVによるばらつきは段数が増えると小さくなり、ワイヤ同士の間隔（10.5〜22.5 nm）には左右されなかった⁶。Sudarsananらは、粒の平均の大きさとゲート面積の比でばらつきを整理している。どちらもTCADの計算結果で、試作したトランジスタの実測ではない。膜厚と組成の測定値がそろっているのにばらつきが残るなら、候補は仕事関数金属の結晶粒の大きさに移る。

関連ページ

• 装置・品質AMATのGAA向け成膜装置
• 装置・品質メタルゲートALDの装置比較
• 前工程プレーナMOS、FinFET、GAAの違い
• 前工程GAAのinner spacerと横穴の埋め込み
• 前工程酸化・成膜・薄膜形成
• 企業研究企業研究：Applied Materials

出典

6件を表示

1. 1
   Applied Materials：GAA向け成膜装置Precision Selective Nitride PECVDとTrillium ALDの発表（2026年4月）ir.appliedmaterials.com ↩ab
2. 2
   IEEE Transactions on Electron Devices：基板の寄生チャネルのリークを抑えるトレンチゲート型ナノシートFET、Leeら（2023年4月）doi.org ↩ab
3. 3
   Applied Materials：Logic Master Class講演原稿、STIの削れとメタルゲートの成膜（2026年4月）appliedmaterials.acquiadam.com ↩ab
4. 4
   Micromachines：積層Siナノシートの底部絶縁分離の新方式、TCAD、Yangら（2023年5月）doi.org ↩
5. 5
   IEEE EDTM：積層ナノシートFETの仕事関数ばらつき、TCAD、Sudarsananら（2020年4月）doi.org ↩
6. 6
   Journal of Nanoscience and Nanotechnology：積層ナノワイヤFETの仕事関数ばらつき、TCAD、ParkとShin（2019年10月）doi.org ↩