コンテンツにスキップ
SemiMapサイト内検索

STI（素子分離）とは

THEME 03 トランジスタ形成 · 前工程で作られる構造Shallow Trench Isolation
← 02THEME 03 トランジスタ形成04 →

STI（素子分離）とは、シリコン基板の表面に細い溝を掘り、そこに絶縁膜を埋めて、隣り合う素子どうしを電気的に切り離す構造です。 トランジスタを作る前に、トランジスタが入る区画の輪郭を決める工程にあたります。従来のLOCOS法では酸化膜が横に広がり、設計した寸法より広い面積を分離に使っていました。STIでは掘った幅がそのまま分離の幅になります。その代わり、溝を掘った面の欠陥を避け、細い溝を埋めて平らにすることが条件になり、埋め込みと平坦化がそろうまで実用化は進みませんでした。

区切らないと、隣の素子がシリコンを通じて干渉する

Section titled “区切らないと、隣の素子がシリコンを通じて干渉する”

ウェーハは1枚のつながったシリコンです。区切らずにトランジスタを作ると、隣どうしがシリコンを通じて電流をやりとりしてしまいます。アイソレーション（素子間分離）は、IC内の各素子が干渉し合うのを避けるために、互いを電気的に絶縁分離することで1、代表例がLOCOSです。

隣り合うトランジスタを電気的に切り離す方法は、2つに分かれます2。1つは誘電体分離で、厚い酸化膜を成長させるLOCOSと、酸化膜を溝に埋めるトレンチ分離があります。もう1つはPN接合分離で、ソースドレインと逆の導電型を打ち込んで逆バイアスをかけ、電流の行き来を断ちます。

誘電体分離でも、絶縁膜を埋めるだけでは終わりません。上部配線の電圧で表面が反転する現象とパンチスルーを抑えるために、ソースドレインと逆の導電型のイオンをチャネルストップとして打ち込みます2。STIの工程にはイオン注入も組み合わさります。化合物半導体では、イオン注入で結晶欠陥を入れて高抵抗にし、電気的に切り離す方法も使われます。

LOCOS法では、酸化膜が窓の外へ広がり、分離が設計より太る

Section titled “LOCOS法では、酸化膜が窓の外へ広がり、分離が設計より太る”

1970年代から、素子分離にはLOCOS法が長く使われてきました3。LOCOS法は、窒化膜で素子を作る領域を覆って高温で酸化し、窒化膜のない領域に酸化膜を成長させる局所酸化技術です1。素子どうしの間隔を詰められるため、高集積化に有効な技術でした。

ただし、LOCOS法ではシリコンが横方向にも酸化されるため、微細にパターンを作っても酸化後の寸法が大きくなってしまう3欠点がありました。設計側が窓を細くしても、酸化を経たあとの分離幅はその窓より広くなります。溝をRIEで作れば横方向への広がりを抑えられるので、微細化に有利です。STIはLOCOSに比べて分離領域を小さくできます1。

LOCOS法とSTIの分離幅
LOCOS法STIマスクの窓酸化膜の幅設計した窓溝の幅LOCOSの酸化膜窒化膜STIの埋め込み酸化膜シリコン基板
LOCOS法では酸化が窒化膜の下へも横に進み、設計した窓より広い幅を分離に使います。RIEで掘ったSTIの溝は、窓の幅のまま分離になります。

面積の差は集積度の差です。ロチェスター工科大学の会議論文は、STIが高い実装密度と、より強い4ラッチアップへの耐性をもたらすとしています。

掘って、埋めて、削る3工程で分離ができる

Section titled “掘って、埋めて、削る3工程で分離ができる”

STI（shallow trench isolation）は素子分離方法の一種で、シリコン基板の表面にドライエッチングで溝を形成した後、CVDなどの工程で絶縁膜を堆積し、CMPなどで平坦化して素子分離を行います1。Si基板に溝を形成した後、絶縁膜として酸化膜を埋め込み、不要な酸化膜を除去するので5、ドライエッチング、CVD、CMPの3工程で分離ができます。

STIを作る3段階
① 掘る（RIE）溝② 埋める（CVD）余分な酸化膜③ 削る（CMP）素子領域素子領域酸化膜シリコン基板
CVDは溝の中と表面全体に酸化膜を積みます。CMPで表面の余分を削ると、酸化膜は溝の中だけに残り、両側の素子領域を切り離します。

埋める膜には段差を隅まで覆う性質が要ります。同じロチェスター工科大学の論文は、TEOS酸化膜は前駆体が動きやすく段差被覆性が高いので、STIの埋め込みによい選択だとしています4。この研究は温度、RF電力、電極間隔を変える実験計画で膜質と埋め込み性を調べ、温度350℃、RF電力350W、電極間隔225milの条件で、ボイドのない高品質な酸化膜が得られた4と報告しています。埋め残した空洞はボイドと呼ばれます。

削る工程では、どこで研磨を止めるかが問題になります。STIのCMPでは、設計ルールが少し変わるだけで光学的な終点の波形が変わることが報告されています。

実用化を決めたのは、CMPと細い溝を埋める酸化膜だった

Section titled “実用化を決めたのは、CMPと細い溝を埋める酸化膜だった”

STIのコンセプトは1980年ぐらいの早い時期から提案されていましたが、平坦化や埋め込み酸化膜の問題で実用化には遠く、本当の実用化は平坦化にCMPが使われるようになってからです3。律速したのは、掘った後の埋め込みと平坦化の2工程でした。

埋め込み酸化膜には、微細な溝への埋め込み性と、出来上がった後の耐エッチング性が求められるため、枚葉のCVD酸化膜装置が必要になりました3。Applied Materialsやキヤノンなどのリフロー性の酸化膜、Applied MaterialsなどのHDPを用いた異方性デポ、塗布型の酸化膜が登場して、STIの実用化が進みました3。

製品への採用はIBMが早く、0.35μmのDRAMで使用しました。日本メーカーでは、東芝が1996年にDRAMで量産に採用しました3。

溝の面は、欠陥と応力の起点になる

Section titled “溝の面は、欠陥と応力の起点になる”

溝を掘る以上、掘られた面の状態が結果を左右します。STIでは溝を形成する基板表面に欠陥を生じさせない工夫が必要です1。

溝の内側を酸化すると、溝に挟まれたシリコンの島に応力がかかります。STIのライナー酸化膜は熱酸化で作り、スタンフォード大学のEE311講義資料は、シリコンの島にかかる圧縮応力を、素子領域の長さ、酸化膜の厚さ（5、10、15、20 nm）、酸化温度の関数として示しています6。このときのSTIの長さは0.18 µmで、別の図では1000℃で育てた10 nmの酸化膜について、素子領域とSTIの長さごとに圧縮応力を示しています6。同じ資料は、酸化温度を下げると応力が高くなり、微細化したSTIの構造ではほぼ確実に欠陥の形成につながるとしています6。微細化したSTIでは、溝の内側を酸化する温度が欠陥を左右します。

分離はFEOLの先頭で、すぐ次にウェルを作る

Section titled “分離はFEOLの先頭で、すぐ次にウェルを作る”

FEOL（前工程）に含まれるプロセスは、分離を先頭に、ウェル、ゲート絶縁膜とゲート電極、ソースドレイン、層間絶縁膜、そしてコンタクトホールの形成まで並びます7。分離のすぐ次に来るのがウェルで、区画の輪郭を先に引き、その中を作り込んでいく順序です。

よくある質問（FAQ）

Section titled “よくある質問（FAQ）”
STI（素子分離）とは何ですか？

シリコン基板の表面へ細い溝を掘り、そこへ絶縁膜を埋めて、隣り合う素子どうしを電気的に切り離す構造です。STI（shallow trench isolation）は素子分離方法の一種です。

素子分離が無いと何が起きますか？

隣の素子どうしが1枚のシリコンを通じて干渉します。アイソレーション（素子間分離）は、同一基板内の各素子が干渉し合って悪影響がおよぶことを避けるため、互いを電気的に絶縁分離することです。

STIはどうやって作りますか？

掘って、埋めて、削ります。ドライエッチングでシリコン基板の表面に溝を掘り、CVDなどで絶縁膜を積み、CMPなどで平らにして余分な酸化膜を除去します。ロチェスター工科大学の論文は、TEOS酸化膜を段差被覆性の高さから埋め込みによい選択としています。

LOCOS法と比べて何が違いますか？

分離が取る面積です。LOCOS法ではシリコンが横方向にも酸化されるため、微細にパターンを作っても酸化後の寸法が大きくなる欠点がありました。溝の形成にRIEを用いれば横方向への広がりを抑えられるので、STIならLOCOSより分離領域を小さく収められます。

絶縁膜を埋めれば分離は完了しますか？

イオン注入も組み合わせます。誘電体分離を使う場合、上部配線の電圧で表面が反転する事象とパンチスルーを抑えるため、ソースドレインとは逆の導電型のイオンをチャネルストップとして打ち込みます。

溝を掘ることの課題は何ですか？

溝を掘った面と、そこへ埋める膜の質です。溝を形成する基板表面に欠陥を生じさせない工夫が必要で、溝の内側を酸化するとシリコンに圧縮応力がかかります。埋め込み酸化膜には微細な溝への埋め込み性と仕上がった後の耐エッチング性が求められ、そのために枚葉式のCVD酸化膜装置が要ることになりました。

いつから量産で使われていますか？

コンセプトは1980年ごろから提案されていましたが、平坦化と埋め込み酸化膜の課題で実用化は遠く、平坦化にCMPが使われるようになって実用化が進みました。製品では、IBMが0.35μmのDRAMで早くから使い、日本メーカーでは東芝が1996年にDRAMで量産に採用しました。

比較・違いを学ぶ

Section titled “比較・違いを学ぶ”

関連用語

Section titled “関連用語”

この用語を関連用語に挙げているページ

同じ分類「前工程で作られる構造」の用語

半導体用語集の「前工程で作られる構造」へ戻る

出典

Section titled “出典”
7件を表示
  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. 7