ディフュージョンブレーク（SDB・DDB）とは
ディフュージョンブレーク（SDB・DDB）とは、FinFETのフィンをダミーゲートの位置で切って絶縁膜で埋め、隣り合うトランジスタやセルを電気的に分ける構造です。 切る幅がゲート1本分ならSDB、2本分ならDDBと呼びます。幅を1本分に縮めるとセル列が1ピッチ短くなりますが、狭い開口からフィンを掘ることになります。工程上の課題を分けるのは、フィンをどの時点で切るかです。早く切れば応力が抜け、SDBを先に作れば隣のソース・ドレインが崩れ、遅く切れば開口の位置合わせが難しくなります。
分離の強さは幅で決まり、SDBはゲート1本分、DDBは2本分を使う
Section titled “分離の強さは幅で決まり、SDBはゲート1本分、DDBは2本分を使う”ディフュージョンブレークは、フィンの一部を取り除いて誘電体に置き換え、1本のフィンを別々の部分に分けます1。分離の強さはブレークの大きさで決まります1。電流が流れる方向（ゲート長の方向）の幅が隣り合うゲート2本分に相当するものがダブルディフュージョンブレーク（DDB）、ゲート1本分に相当するものがシングルディフュージョンブレーク（SDB）です。幅はゲートピッチを単位に数えることになります。
IBM2の特許の図でも、SDBは2本の動作ゲートのあいだにある1本のダミーゲートの位置に、DDBは2本のダミーゲートの位置に作られています。SDBの幅はゲート1本の幅と同程度以下、DDBの幅はゲート2本の幅と同程度以上です。どちらもフィンの長さ方向に並び、1本のフィンを複数の部分に区切ります。同じ特許のDDBの溝は基板の中で段付きになっていて、深く狭い部分と、それより浅く広い部分を持ちます2。素子分離の基本構造はSTIにまとめています。
インテルは10nmでセルの端のダミーゲートを1本にし、約20%の面積効果があるとした
Section titled “インテルは10nmでセルの端のダミーゲートを1本にし、約20%の面積効果があるとした”インテルが2017年のTechnology and Manufacturing Dayで示した10nmプロセスの資料では3、セルの端のダミーゲートが14nmの「ダブル」から10nmの「シングル」に変わっています。インテルはこれを「シングルダミーゲート」と呼び、プロセスの改良でセルの端に密なシングルダミーゲートを置けるようになり、約20%の実効的な面積縮小効果があるとしています。
同じ比較表では、ゲートピッチが70nmから54nmへ、セル高さが399nmから272nmへ縮んでいます。インテルはこれらの寸法の縮小と並べて、スタンダードセルの端のダミーゲートの本数の変更を面積縮小の機能の1つに挙げ、2入力NANDセルとスキャンフリップフロップのセルを例にセル幅が短くなる様子を示しました。
SDBを先に作ると、隣のソース・ドレインだけ形が崩れる
Section titled “SDBを先に作ると、隣のソース・ドレインだけ形が崩れる”GlobalFoundriesの特許によると、従来の方法でSDBを先に作るとフィンがえぐられ、SDBの隣のソース・ドレイン用の凹部がほかの凹部より深くなります1。選択エピタキシャル成長で埋める材料の高さが足りなくなり、SDBの隣のトランジスタだけ電気特性が変わります1。
同じ特許の解決策は、順番を入れ替えることです。まずフィンの上に複数の犠牲（ダミー）ゲートを作り、ソース・ドレインのエピタキシャル層、エッチストップ層、層間膜を形成してから平坦化し、ダミーゲートの上面を出します。次に選んだ1本のダミーゲートだけを取り除いてフィンが露出する開口を作り、その開口を通してフィンをエッチングして凹部を作ります1。凹部を誘電体で埋めたものがSDBで、残りのダミーゲートはその後で置換メタルゲートに置き換えます。SDBの隣のエピ層は、ほかの場所とほぼ同じ形になります。同じ特許の別の実施形態では2回目の平坦化を省き、置換ゲートの高さが目減りしないようにしています1。
フィンを早く切ると応力が抜け、遅く切ると位置合わせが難しくなる
Section titled “フィンを早く切ると応力が抜け、遅く切ると位置合わせが難しくなる”IBMの特許によると、nFETには引張応力、pFETには圧縮応力をかけると移動度が上がります（使い方はひずみシリコン）。ゲートを作る前にフィンを切ると、切った端で応力が緩和し、FinFETが狙った応力を失ってトランジスタ性能のばらつきにつながることがあります。ダミーゲートとソース・ドレインを作った後に切れば、この応力を保ちやすくなります。一方で、ダミーゲートを除去した後にフィンを切る方法では、切る開口を置換ゲート用の空洞に正しく合わせることが課題になるとしています。
DDBは作りやすくSDBは小さく、IBMは両方を1枚のマスクで切る
Section titled “DDBは作りやすくSDBは小さく、IBMは両方を1枚のマスクで切る”IBMの特許は、DDBはSDBより作りやすい一方で、SDBより多くの面積を使うとしています。集積回路の中では、ロジックなど機能の異なる領域ごとにSDBとDDBを使い分けたい場合があるとしています。
従来の方法では、DDBはフィンをパターニングする段階で作り、SDBはゲート形成の途中にあるポリオープンCMP（POC）の工程で作るので、フィンを切るフォトマスクを2枚に分ける必要がありました。IBMの特許は、ダミーゲートとソース・ドレインのエピタキシャル層を作った後に1枚のリソグラフィマスクでSDBとDDBを同時に切る「レイトカット」を提案し、工程の複雑さとコストを減らせるとしています。その工程では、スペーサーを等方性エッチングで後退させ、SDBの開口に露出したダミー酸化膜を除いてから、SDBとDDBの開口に溝を掘ります2。溝は誘電体で埋め、寄生容量を減らします。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”ディフュージョンブレークとは何ですか？
FinFETのフィンの一部を取り除いて絶縁膜に置き換え、1本のフィンを別々の部分に分ける構造です。隣り合うトランジスタやセルを電気的に分けるために使い、分離の強さはブレークの大きさで決まります。
SDBとDDBの違いは何ですか？
SDB（シングルディフュージョンブレーク）はゲート1本分の幅、DDB（ダブルディフュージョンブレーク）はゲート2本分の幅でフィンを切ります。IBMの特許では、SDBは1本、DDBは2本のダミーゲートの位置に作られ、DDBの溝は深く狭い部分と浅く広い部分を持つ段付きの形をしています。
なぜSDBが求められるのですか？
DDBはSDBより作りやすい一方で、面積を多く使うからです。インテルは10nmでセルの端のダミーゲートを14nmの2本から1本に減らし、約20%の実効的な面積縮小効果があるとしました。
SDBはどうやって作りますか？
GlobalFoundriesの特許の方法では、フィンの上に並べたダミーゲートとソース・ドレインのエピ層を作った後、ダミーゲートのうち1本を取り除き、その開口からフィンをエッチングして凹部を作り、絶縁膜で埋めます。残りのダミーゲートは後で金属ゲートに置き換えます。
フィンを切るタイミングで何が変わりますか？
IBMの特許によると、ゲートを作る前にフィンを切ると、切った端で応力が緩和してトランジスタの性能がばらつくことがあります。ダミーゲートとソース・ドレインを作った後に切ると応力を保ちやすくなります。ダミーゲートを除去した後に切る方法では、切る開口と置換ゲート用の空洞の位置合わせが課題になります。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- STI（素子分離）とは── シリコンの溝を絶縁膜で埋める素子分離
- ゲートピッチとは── SDBとDDBの幅を数える単位になるゲートの間隔
- セル高さ（トラック数）とは── セルの縦方向の寸法
- 置換メタルゲート（RMG）とは── SDBを作るダミーゲートの開口が生まれる工程
3件を表示
- 1
- 2
- 3