スタンダードセルライブラリとは
スタンダードセルライブラリとは、高さを揃えて作った論理部品の集まりです。 インバータやNAND、フリップフロップなどが同じ規格で並びます。
部品ごとに高さが異なると、横へ敷くだけで隙間が生まれます。高さを揃えておけば、電源の帯の間へ機械的に敷き詰められます。
高さが同じだから、自動の配置と配線が成り立つ
Section titled “高さが同じだから、自動の配置と配線が成り立つ”標準セルは、幅こそ機能ごとに異なるものの、高さがすべて同じになるよう作られます。上下には電源とグランドの帯が走り、セルを横へ並べれば帯が自動でつながります。ICの集積度が上がり回路構成が複雑になると1、設計の自動化技術が必要になりました。揃った部品は、その自動化の前提です。
セル高はフィンの削減と素子の積層で縮み、電力密度が上がる
Section titled “セル高はフィンの削減と素子の積層で縮み、電力密度が上がる”IRDS 2024のMore Mooreの見通しでは、標準セルの高さと幅は、フィンの本数削減と素子の積層によって縮みます2。セル高は、標準セル内の能動素子の数と幅、および副次的な設計規則のスケーリングによってさらに縮みます。その一方で、セル高の縮小と積層素子による駆動力の増加は、電力密度へ大きな圧力をかけます。
面積は、金属ピッチ・フィンピッチ・ゲート長・3Dの段数で決まる
Section titled “面積は、金属ピッチ・フィンピッチ・ゲート長・3Dの段数で決まる”コアロジックの面積スケーリングで重要な要素は、金属ピッチ・フィンピッチ・ゲート長・3Dの段数です2。セル高を詰めても、金属ピッチが追いついて初めて配線が通るので、複数の寸法が同時に進む必要があります。一方で、コンタクトされたポリピッチを同じウェーハ上で使い分け、長いチャネル長を許す構成もあります。すべてを最小へ揃える設計とは別の考え方です。
ライブラリは、工程の実力を設計へ渡す器
Section titled “ライブラリは、工程の実力を設計へ渡す器”同じ論理でも、駆動力の大きいセルを選べば速く動き、面積と電力を使います。ライブラリはこの選択肢の幅を決めます。
TCADは、プロセスやデバイス構造を支えるシミュレーションツールとして、トランジスタ単体の設計や測定に使われます1。工程の実力をセルの特性へ落とし込み、設計者はその特性を前提に組み立てます。ライブラリは、その受け渡しの器です。
セル高を詰めると、放熱と電源供給の負担が増える
Section titled “セル高を詰めると、放熱と電源供給の負担が増える”セル高を詰めれば同じ面積へ多くの論理が載ります。その代わり電力密度が上がり、放熱と電源供給の負担が増えます。駆動力の大きいセルを揃えれば速く動くものの、面積と消費電力を使います。種類を増やせば設計の自由度は上がりますが、作って測って保つ手間がそのぶん増えます。
よくある質問（FAQ）
Section titled “よくある質問（FAQ）”スタンダードセルライブラリとは何ですか？
インバータや NAND、フリップフロップなど、高さを揃えて作った論理部品の集まりです。
なぜ高さを揃えるのですか？
揃っていれば電源とグランドの帯の間へ隙間なく並べられ、自動の配置と配線が成り立つからです。
セル高は何で決まりますか？
IRDS 2024のMore Mooreによると、標準セル内の能動素子の数と幅、および副次的な設計規則のスケーリングで縮みます。
世代ごとにどう縮みますか？
IRDS 2024のMore Mooreによると、フィンの本数削減と素子の積層によって、セルの高さと幅が縮みます。
縮めると何が困りますか？
IRDS 2024のMore Mooreによると、セル高の縮小と積層素子による駆動力の増加が、電力密度へ大きな圧力をかけます。
面積を左右する要素は他にありますか？
IRDS 2024のMore Mooreは、金属ピッチ・フィンピッチ・ゲート長・3Dの段数をコアロジックの面積スケーリングで重要な要素としています。
設計の自動化とどう関係しますか？
集積度が上がるほど、設計の自動化技術が必要になりました。揃った部品が、その前提です。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”2件を表示
- 1
- 2IEEE IRDS：2024 More Mooreirds.ieee.org ab