システムLSI（SoC）とは

← 07THEME 08 デバイスと回路09 →

システムLSI（SoC）とは、複数の個別ICの機能とIP（知的財産）コアを1つのチップへ統合し¹、それだけで1つのシステムとして働くようにしたLSIです。 機器に要るプロセッサ、メモリ、通信、信号演算といった機能は、かつて別々のICでした。基板の上に何個も並べ、配線で結んで1つのシステムにしていた構成を、システムLSIは1枚のダイへ畳み込みます。

1チップにまとめると、チップの外を通る長い経路が消える

チップの外へ信号を送るには、パッケージの端子を通り、基板の配線を渡ります。この経路は長く、駆動するのに電力が要ります。同じダイの中で完結すれば、どちらも不要になります。

チップの外へ信号を運ぶほど、経路は長くなります

別々のICを基板の上で結ぶと、信号はパッケージの端子と基板の配線を渡ります。同じダイの中で完結すれば、この長い経路も、それを駆動する電力も不要になります。

段階的な統合の例がMCUで、データ入出力、データ演算、プログラム記憶（ROM）、データ記憶（RAM）という4つの基本計算要素を1チップへ統合します²。システムLSIは、この考え方をさらに広い範囲へ適用したものです。

既製のIPコアを選んで組む開発の形

汎用性の高いブロックは既製のIPコアとして調達し、独自性が要る部分だけを設計します。すべてを1枚のダイに載せてチップ内部でつなぐため、外へ信号を送る経路が不要になります。

開発は「作る」から「選んで組む」へ移る

1つのチップに載る機能が増えるほど、すべてを一から設計する時間はなくなります。そこで、プロセッサ、メモリ制御、標準的な通信のように、自社で作り直しても差がつきにくい汎用性の高いブロックは、設計済みのIPコアとして調達します。自社で設計するのは独自性が要る部分だけで、開発の形は「全部作る」から「既製品を選んで組み、差がつく所だけ作る」へ移行します。

1チップ化で、面積と製造世代の負担が1か所に集まる

載せる機能が増えればダイは大きくなり、面積が大きいほど欠陥を抱える確率が上がります。1か所の欠陥がチップ全体を落とすため、大きなSoCほど歩留まりの管理に必要な工程が増えます。

同じダイの上にある以上、プロセッサも入出力も同じ製造世代で作られます。最先端の世代が必要なのはプロセッサだけであっても、全体がその世代の費用を負います。

この2つの負担を避ける方向が、チップを分けたまま近くに配置する道です。MCMや先進パッケージングは、そちらの系譜にあたります。

この用語に対応する装置と製造メーカー

装置カタログDBから、この用語に一致する製品familyを持つメーカー 2社／2family を引いています。各行は各社の公式製品ページを出典とします。 DBからの生成日: 2026-08-23

アドバンテスト
- V93000 EXA Scale SoC test platformテスト
テラダイン
- UltraFLEXplus / UltraFLEX SoC testersテスト

出典は各社の公式製品ページです。装置カタログDB では、同じ製品familyを工程・メーカー横断で検索できます。

よくある質問（FAQ）

システムLSIとは何ですか？

複数の個別ICの機能とIP（知的財産）コアを1つのチップへ統合し、完全なシステムとして機能させるLSIです。

IPコアとは何ですか？

設計済みの回路ブロックです。プロセッサ、メモリ制御、通信、信号演算といった機能があらかじめ設計されており、それを組み合わせてチップを構成します。

なぜIPコアを使うのですか？

すべてを一から設計する時間が限られているためです。汎用性の高い部分は既製のIPコアを調達し、自社の独自性が要る部分だけを設計するので、開発の形が「作る」から「選んで組む」へ移行します。

MCUとはどう違いますか？

統合の度合いです。MCUはデータ入出力、データ演算、プログラム記憶（ROM）、データ記憶（RAM）という4つの基本計算要素を1チップに統合し、システムLSIはさらに広い範囲を1チップへ載せます。

1チップにまとめる利点は何ですか？

ブロック間の距離が縮むことです。チップの外へ信号を出せば、配線の長さも消費電力も増えます。同じダイの中で完結すれば、これらが不要になります。

面積や歩留まりに上限はありますか？

面積と歩留まりです。載せる機能が増えるほどダイは大きくなり、1か所の欠陥がチップ全体を落とす確率も上がります。すべてを同じ製造世代で作る必要もあります。

比較・違いを学ぶ

MCM（マルチチップモジュール）とは── チップを分けたまま近くに配置する側

出典

2件を表示