先進パッケージングとは

THEME 06 後工程・パッケージ · 後工程・先進パッケージングAdvanced Packaging

← 05THEME 06 後工程・パッケージ07 →

先進パッケージングとは、複数のチップを1つのパッケージへ高密度に集め、チップ間を短く太くつなぐことで性能を上げる実装技術の総称です。 トランジスタを小さくする方向とは別の道筋で、パッケージそのものが性能を作る側に回ります。

従来のパッケージは、チップを保護して外部と電気的につなぐ入れ物で、性能はチップの中で決まっていました。先進パッケージングの技術は、チップ間の距離をどこまで詰められるかを競っています。

分けて近くでつなぐと、歩留まりと電力の両方で得をする

理由は2つあります。1つは、微細化だけで性能を伸ばすのが難しくなったことです。もう1つは、大きなチップを1つ作るより、機能ごとに分けた小さなチップレットを高密度につなぐほうが、歩留まりと費用の両面で有利になる場合が出てきたことです。面積が大きいチップほど欠陥を含む確率が上がるため、分割は歩留まりに直接影響します。

分けたチップは、つなぎ方で性能が決まります。基板を経由して離れたチップとつなぐと配線が長くなり、信号の遅延と消費電力が増えます。チップどうしを直接近くで結べば、同じデータ量をより速く、より小さな電力で運べます。

大きく作るほど、欠陥1つで捨てる量が増える

欠陥の数も位置も同じでも、ダイが大きければ1つの欠陥で全体を捨てることになります。小さく分ければ捨てる量が減ります。そのかわり、つなぐ配線と良品の選別という仕事が新たに増えます。

つなぎ方の3段階 ─ 基板経由・2.5D・3D

基板を経由するとチップ間の配線が長くなり、遅延と消費電力が増えます。2.5Dはインターポーザの上へ横に並べて配線を短くします。3Dは垂直に積み、TSVやハイブリッドボンディングで上下を直接つなぎます。右へ行くほど距離が縮み、経路の本数を増やせます。

はんだを省くと、間隔の限界は位置合わせの精度で決まる

チップどうしを結ぶ方法は大きく2通りです。はんだの粒（バンプ）を並べて押し当てる方法と、金属の電極と絶縁膜をそのまま貼り合わせる方法で、どちらを選ぶかで同じ面積へ並べられる経路の本数の上限が決まります。

はんだバンプで結ぶフリップチップでは、チップの下面の小さなはんだの粒を基板や別のチップへ押し当て、溶かして固めます。新光電気工業のベアダイフリップチップパッケージは、有機基板の上へICチップをフリップチップ実装し、接合部をアンダーフィル樹脂で封止した製品で、70μm以下に薄化したICチップと45μm以下のICパッドピッチに対応します¹。

ハイブリッドボンディングは、はんだの粒を省いてウェーハの表面そのものを合わせます。フュージョンボンディングを拡張し、接合界面へ金属パッドを埋め込んで、ウェーハどうしを面と面で結べるようにした方式です²。東京エレクトロンの300mmウェーハ向け永久接合装置Synapse Siは、フュージョンボンディングとCuハイブリッドボンディングの双方に対応し、アライメント精度は3σで100nm未満です³。

粒を省くと、間隔を詰められる限界そのものが下がります。はんだの粒は押し当てるとつぶれて横へ広がるので、隣の粒と離しておく余地が要ります。平らな面どうしの貼り合わせでは、この余地のかわりに電極の大きさと位置合わせの精度が限界になるため、装置の仕様は100nmという単位で書かれます。

つなぎ目が細かいほど、同じ面積へ並べられる経路の本数が増えます。1本あたりの太さを保ったまま本数を増やせば、同じ時間により多くのデータを運べます。距離とピッチを両方詰めるのは、どちらも単位時間あたりに運べる量を増やすからです。

つなぎ目の作り方 ─ はんだバンプと貼り合わせ

左のフリップチップははんだの粒を溶かして上下を結び、右のハイブリッドボンディングは絶縁膜へ埋め込んだ金属パッドどうしを面で合わせます。粒がつぶれて広がる余地がなくなるぶん、位置合わせの精度が間隔の限界になります。

HBMは、TSVで積んで2,048本の経路を通す

2.5Dのパッケージは、いまの高性能なプロセッサで実際に動いています。高性能CPUやGPUのパッケージではロジックチップの分割と、ロジックチップと広帯域メモリーチップの混在が進み、シリコンインターポーザを用いた2.5次元パッケージ構造が主流です⁴。

この広帯域メモリーがHBM（High Bandwidth Memory）です。SamsungのHBMはTSVによる積層と高いスループットのメモリー性能を組み合わせ、製品世代に応じて4段、8段、12段の積層構成があります⁵。帯域は、HBM3Eが1スタックあたり毎秒1,180GBまで、HBM4が2,048本の入出力ピンで毎秒3,300GBまでです。

この2,048本が、短く太くつなぐという言い方の中身です。1本あたりの速さを上げるかわりに、本数を増やして同じ時間に運ぶ量を伸ばしています。これだけの本数を通せるのは、DRAMのダイをTSVで垂直に積み、基板を回る長い配線を省いて上下を直接結んでいるからです。同じ本数を基板の上へ引こうとすると、面積も消費電力も足りなくなります。

薄くするほど欠けるので、削る順番と仮接合が工程になる

先進パッケージングは、ウェーハに回路を作り込んだあとの工程で、おおむね薄化、接合、分割、配線形成の順に進みます。

薄化は、積めるところまでウェーハを削る工程です。モバイル製品向けのSiP（System In Package）やICカード、RFIDタグの本格導入に伴い、市場では50μm以下のチップ厚みの製品が実用化されています⁶。ワークが薄くなるほど、切断時にチップの裏側へ生じる欠け（裏面チッピング）は大きくなる傾向にあります。

そのため、削る順番そのものが設計の対象になります。ディスコのDBGは、従来の裏面研削からウェーハ切断へという順序を逆転させ、先にウェーハをハーフカットしたあと裏面研削でチップを分割します⁷。裏面チッピングを抑えられるので、高い抗折強度（曲げに耐える強さ）を保ったまま薄く仕上げられます。削ってから切るか、切ってから削るかの入れ替えだけで、仕上がりの強度が変わります。

接合は、薄くしたウェーハやチップを貼り合わせる工程です。薄いウェーハはそのまま運びにくいので、厚いキャリアウェーハへ一度貼り付けて加工し、済んでから剥がします。東京エレクトロンのSynapse Vは2枚のウェーハを仮接合するための材料塗布、乾燥、接合の機能を1台に載せ、Synapse Z PlusはTSV工程を済ませたあとのウェーハデボンド（剥離）と、デバイスウェーハおよびキャリアウェーハの洗浄機能を載せています。仮接合と剥離が1組の装置になっているのは、この事情によります。

後ろに分割と配線形成が続きます。分割はウェーハからチップを切り分けるダイシングで、配線形成はRDL（再配線層）などでパッケージの内部へ経路を引く工程です。2.5Dでは、インターポーザの上に引かれた細い線がこれにあたります。

2.5Dは土台の上に並べ、3Dは積み、チップレットは部品の名前

先進パッケージングは後工程の一部です。1つのチップを樹脂で覆ってリードフレームの端子へ結ぶ実装も後工程ですが、こちらは従来型として区別し、先進パッケージングは複数のチップを高密度に組み合わせる側を指します。

2.5Dはチップを横に並べ、インターポーザ（チップを載せる中継の土台）の上で結びます。3Dは垂直に積み、TSV（シリコン貫通電極）で上下を結びます。この中間にあたるのが新光電気工業の2.3次元パッケージ用基板i-THOPで、有機基板の上へ微細な配線層を作ります。土台にシリコンを使うか有機基板を使うかが、呼び分けの手がかりです。

チップレットは機能ごとに分けて作った小さなチップそのもので、先進パッケージングはそれらを1つのパッケージへまとめる組み立て方の名前です。ハイブリッドボンディングとフリップチップは、どちらもチップの面を下へ向けて貼り合わせ、違いは間にはんだの粒があるかどうかです。先端パッケージングは、先進パッケージングと同じ対象を指します。

合否は位置ずれ、厚みのばらつき、強度、帯域で測る

アライメント精度は、貼り合わせたときの上下の電極の位置ずれで、Synapse Siは3σで100nm未満です。ずれが大きいと上下の電極が行き違い、電気が通らなくなります。

TTV（Total Thickness Variation）はウェーハ面内の厚みのばらつきで、東京エレクトロンはSynapse VとSynapse Z Plusについて業界最高水準のTTVと高いウェーハ接合精度をうたっています。厚みがばらつくと貼り合わせの圧力が場所ごとに偏り、未接合の部分が生じます。

抗折強度と裏面チッピングは、チップが曲げに耐える強さと切断時の裏側の欠けです。DBGで裏面チッピングを抑えれば、高い抗折強度を保ったまま薄く仕上げられます。強度が下がると、組み立ての途中でチップが割れます。

帯域は単位時間に運べるデータ量で、HBM3Eは1スタックあたり毎秒1,180GBまでです。薄化から配線形成までがすべて合ってはじめて、この数字に届きます。

接合装置は、誘電体の接合と光学アライメントで3D集積を支える

接合、薄化、切断、配線形成の各工程に装置が要ります。EV Groupのフュージョンまたはダイレクトウェーハボンディングは、各ウェーハ表面の誘電体層を介して恒久的に結び、エンジニアド基板や裏面照射型CMOSイメージセンサのような層転写用途に使われます²。

Besiのハイブリッドボンディング装置Datacon 8800 CHAMEOは、光学アライメント技術で高い実装精度を実現し、高密度な相互配線と3D集積を可能にするとしています⁸。

この用語に対応する装置と製造メーカー

装置カタログDBから、この用語に一致する製品familyを持つメーカー 10社／11family を引いています。各行は各社の公式製品ページを出典とします。 DBからの生成日: 2026-08-22

ACM Research
- Ultra ECP equipmentCu電解めっき
ASMPT
- LITHOBOLT G2ハイブリッドボンディング
Besi
- Datacon 8800 CHAMEO hybrid bondingハイブリッドボンディング
Evatec
- CLUSTERLINE 300先端パッケージ（2.5D・3D・チップレット）
- CLUSTERLINE 600PLP（パネルレベルパッケージ）
Hwatsing Technology
- Dicer and wafer finishing tools後工程
Kingsemi
- Bonding and dicing equipment先端パッケージ（2.5D・3D・チップレット）
Onto Innovation
- JetStep X500 / S3500リソグラフィ
SCREEN
- DW / LeVina先端パッケージ（2.5D・3D・チップレット）
Shibaura Mechatronics
- TFC bonding equipmentボンディング
Toray Engineering
- Toray Engineering bonder seriesボンディング

出典は各社の公式製品ページです。装置カタログDB では、同じ製品familyを工程・メーカー横断で検索できます。

よくある質問（FAQ）

先進パッケージングとは何ですか？

複数のチップを1つのパッケージへ高密度に集め、チップ間を短く太く結んで性能を上げる実装技術の総称です。トランジスタを小さくする方向とは別に、実装の側から性能を上げます。

なぜ実装で性能を上げるのですか？

微細化だけで性能を伸ばすのが難しくなったためです。大きなチップを1つ作るより、機能ごとに分けた小さなチップを高密度につなぐほうが、歩留まりと費用の両面で有利になる場合があります。

2.5Dと3Dの違いは何ですか？

積むかどうかです。2.5Dは複数のチップを横に並べ、インターポーザなどの土台の上で配線をつなぎます。3Dはチップを垂直に積み、TSVやハイブリッドボンディングで上下をつなぎます。

なぜチップ間の距離が問題になるのですか？

距離が長いほど信号の遅延と消費電力が増えるためです。基板を経由するより直接近くでつなぐほうが、同じデータ量をより速く、より小さな電力で運べます。

どんな装置が要りますか？

接合、薄化、切断、配線形成の装置です。接合ではEV Groupのハイブリッドおよびフュージョンボンディングシステムや、Besiのハイブリッドボンディング装置Datacon 8800 CHAMEOがあります。

先進パッケージングの装置メーカーはどこですか？

ASMPT、Besi、EV Group、SUSS、Applied Materials、DISCO、Evatec、Camtekなどです。当サイトの装置カタログDBで、先進パッケージングに一致する製品familyを持つメーカーを公式製品ページ単位で引けます。

2.5Dと2.3次元は何が違いますか？

チップを載せる中継の土台です。2.5Dはシリコンインターポーザを使い、新光電気工業が2.3次元パッケージ用基板と呼ぶi-THOPは、有機基板の上へ微細な配線層を作ります。

ハイブリッドボンディングとフリップチップは何が違いますか？

間にはんだの粒があるかどうかです。フリップチップははんだの粒を溶かして結び、ハイブリッドボンディングは金属の電極と絶縁膜を直接貼り合わせます。粒がつぶれて広がるぶんの余地を省けるため、間隔をより細かく詰められます。

HBMは先進パッケージングにあたりますか？

TSVでDRAMのダイを垂直に積んだ製品なので、3D積層の実例です。HBMはTSVによる積層と高いスループットのメモリー性能を組み合わせたもので、4段、8段、12段の積層構成があります。

なぜウェーハを薄くするのですか？

積んだときの高さを抑え、TSVで上下を短く結ぶためです。市場では50μm以下のチップ厚みの製品が実用化されています。薄いほど欠けやすくなるため、削る順番も工夫します。

貼り合わせの位置合わせはどれくらいの精度が要りますか？

東京エレクトロンのウェーハ永久接合装置Synapse Siは、アライメント精度3σで100nm未満を仕様に掲げています。100nmは1mmの1万分の1にあたる長さです。

比較・違いを学ぶ

先端パッケージング── 工程としての先進パッケージング
3Dパッケージング工程フロー── 後工程の流れ

出典

8件を表示

1
新光電気工業：ベアダイフリップチップパッケージshinko.co.jp ↩
2
EV Group：Hybrid and Fusion Bonding Systemsevgroup.com a b
3
東京エレクトロン：ウェーハボンディング／デボンディング装置 Synapsetel.co.jp ↩
4
新光電気工業：2.3次元パッケージ用基板 i-THOPshinko.co.jp ↩
5
Samsung Semiconductor：HBMsemiconductor.samsung.com ↩
6
DISCO：薄ウェーハダイシングdisco.co.jp ↩
7
DISCO：DBG／SDBGdisco.co.jp ↩
8
Besi：Hybrid Bondingbesi.com ↩