TSV（シリコン貫通電極）とは

THEME 06 後工程・パッケージ · 後工程・先進パッケージングThrough-Silicon Via

← 05THEME 06 後工程・パッケージ07 →

TSV（Through-Silicon Via、シリコン貫通電極）とは、チップを厚み方向に貫いて上下の面をつなぐ電極です。 チップを積層したとき、上下の階を直接つなぐ経路になり、距離はチップの厚みだけで済みます。

そのかわり、深く細い穴を掘り、側壁まで絶縁し、金属で埋める工程が要ります。貫通させるには、ウェーハを先に薄くしておく必要もあります。

外周へ回すワイヤより短く、面全体に何千本も並べられる

チップを積んだだけでは、上下の階はそれぞれ別の島のままです。周辺へワイヤを回して結ぶ方法では配線が長くなり、本数も外周の長さで頭打ちになります。積層の利点である短い距離を活かすには、垂直に貫く経路が要ります。TSVは面全体へ格子状に配置すれば何千本もの経路を取れる、積層の効果が最も大きくなる結び方です。

回り込むか、まっすぐ貫くか

外周へワイヤを回すと配線が長くなり、本数も辺の長さで頭打ちになります。厚み方向に貫けば距離はチップの厚みだけになり、面全体へ格子状に配置する余地が生まれます。増え方が1次元から2次元へ移ります。

DRIEで掘り、ALDで覆い、めっきで埋める

作る工程は、掘る、絶縁する、埋めるの3段です。掘るのはDRIEです。KLAは、シリコンのDRIEがボッシュプロセスを使い、プラズマの化学種をエッチングと側壁保護の段の間で繰り返し切り替えて、シリコンへ異方性の溝や穴を作るとしています¹。

TSV の作り方 ─ 掘る、絶縁する、埋める、露出させる

DRIEで垂直に深い穴を掘り、ALDで側壁まで均一に絶縁膜を付け、シード層の上へめっきで金属を埋めます。最後に裏面を削って底を露出させると、上下を貫く電極になります。

穴の中は絶縁が要ります。金属がシリコンへ直接触れれば、そこから電流が漏れるからです。深く細い穴の側壁まで均一に覆う必要があるため、表面で反応が自己停止するALDが向きます。その上にバリア膜とシード層を付け、めっきで金属を埋めます。

側壁に抜けがあると、そこから電流が漏れる

穴の中を絶縁するのは、金属がシリコンへ直接触れると電流が漏れるからです。深く細い穴の側壁まで均一に覆う必要があるため、表面で反応が自己停止するALDが向きます。

貫通させるには、先にウェーハを薄くする

貫通させるには薄化が前提になります。厚いままではアスペクト比が高くなりすぎ、埋めることも絶縁することも難しくなります。表面側から途中まで掘っておき、裏面を削って底を露出させる順序が使われます。DISCOは、TAIKOプロセスが薄化後の加工（貫通孔形成、バンプ配置など）の容易さを向上させるとしています²。

代表的な穴は直径10μm・深さ120μmで、アスペクト比は12

ドイツの公的研究機関フラウンホーファーIZMは、同研究所のプロセスラインの直径と深さの基本設計指針として³、最小5μm／50μm、代表10μm／120μm、20μm／120μmの3組を示しています。裏面から作るTSV（Back side TSV、銅ライナー）は別枠で、250〜700μmの深さまでです。

深さを直径で割ったアスペクト比は、代表値の10μm／120μmで12、最小の5μm／50μmで10です。直径を1万倍して10cmにすると、深さは1.2mになる細長さです。

この比が大きいほど、3つの仕事が同時に難しくなります。掘る段では底までイオンを届かせ、絶縁する段では側壁の底まで膜で覆い、埋める段では底から金属を育てて口へ向かわせる順序を保つ必要があります。口の側が先にふさがると、中へ空洞（ボイド）を抱えたまま固まります。貫通させる前に薄化しておく理由はここにあり、厚いウェーハのまま貫こうとするとアスペクト比がさらに上がります。

直径10μm・深さ120μm ── アスペクト比12の穴

フラウンホーファーIZMが公開する設計指針では、代表的なTSVは直径10μm・深さ120μmです。深さを直径で割ったアスペクト比は12になり、この比が上がるほど、掘る・絶縁する・埋めるの3つが同時に難しくなります。

穴の中には、ライナー、バリア層、シード層、銅が重なる

フラウンホーファーIZMの工程は、掘って洗う、酸化膜のライナーを付ける、バリア層とシード層を付ける（PVDやMOCVD）、銅で埋める（Cu-ECD）、400℃までの熱処理、表面側と裏面側の接点を作る³の順です。材料はチタン（Ti）、窒化チタン（TiN）、タンタル（Ta）、銅（Cu）です。ライナーはシリコンと金属の間に入る絶縁膜で、バリア層とシード層はその上に重なります。

Cu-ECDのECDはelectrochemical deposition、電気を流して銅を析出させる電解めっきのことです。電気を流すには、めっきを始める前の穴の側壁と底に電気の通る膜が要り、シード層がその役を担います。深く細い穴の底までシード層が届いているかどうかが、そのまま埋まり方を左右します。

熱をかけると、銅はシリコンの6倍以上伸びて口から突き出す

工程の終盤にある400℃までの熱処理は、TSVの弱点と背中合わせです。銅とシリコンでは、温度に対する伸び方が大きく異なります。熱膨張係数は銅が16.7 ppm/℃、二酸化ケイ素が0.7 ppm/℃、シリコンが2.6 ppm/℃で⁴、同じ温度差を与えると、銅はシリコンの6倍以上、酸化膜の20倍以上伸びます。

TSVは細長い形なので、伸びたぶんの逃げ場が穴の口へ集まります。TSV内の銅の熱膨張が引き起こす塑性変形は、室温へ下がったあとも銅の突き出し（Cu protrusion）として残り、突き出した銅は絶縁層の割れや剥離（delamination）を招きます。この論文が調べたdual annealing-CMPは、銅めっきのあとに熱処理と研磨（CMP）を行い、もう一度熱処理と研磨を行う手順です。先に熱を与えて銅を伸ばしておき、突き出した分を研磨で削ります。

薄いウェーハは、キャリアに仮貼りして削り、剥がす

貫通させるための薄化は、そのぶん割れやすいウェーハを生みます。TSVの工程には、掘る・絶縁する・埋める・削るのほかに、薄いウェーハを別のウェーハ（支持基板、キャリアウェーハ）へ仮に貼り、削って、作業後に剥がす段が入ります。

東京エレクトロンの3次元実装向けSynapse／Ulucusシリーズは⁵、TSV製造工程でウェーハの仮貼り合わせと剥離、永久接合を担う装置です。ウェーハデボンディング装置Synapse Z Plusについて、同社は厚さ50μm以下という非常に薄いウェーハでも安定した搬送とプロセス処理を実現するとしています。50μmは代表的なTSVの深さ120μmと同じ桁で、TSVを貫通させる工程は、この桁の厚みのウェーハを割らずに運びながら進みます。

埋まり具合は、赤外撮像で表面の下を見て確かめる

埋めたあとの穴の中はシリコンと金属に覆われるので、中身を壊さずに調べる道具が要ります。Onto Innovationの検査装置Dragonfly G5は⁶、ウェーハ同士・ダイとウェーハの接合工程に向けて高速の赤外（IR）撮像を組み込み、表面より下の欠陥を検出し、検出感度として150nmまでの欠陥を挙げています。用途にはTSV Reveal（裏面を削ってTSVの底を露出させる段）が入っています。同社は、熱処理の後に絶縁膜と金属のボイド（空隙）ができることが、電気特性と長期信頼性のリスクになるとしています。

ボイドは、口の側が先にふさがった結果です。埋めた金属の中に空洞があると、そこで電流の通り道が細くなり、熱で膨らんだときの割れの起点にもなります。

HBMのデータ入出力路は1,024本で、通常のDRAMの128倍

TSVが最も大きな規模で使われているのは、HBM（High Bandwidth Memory、広帯域メモリ）です。SK hynixはTSVをシリコンのダイまたはウェーハを完全に貫き、シリコンダイの積層を可能にする垂直の配線路⁷と説明し、HBMがDRAMの何千もの微細な穴を通して上下のチップを結ぶとしています。

SK hynixによると、通常のDRAMは1チップあたりのデータ入出力路（DQ）が8本で、HBMは1,024本と128倍あります。面積についても、同社はSIP（System in Package、1つのパッケージへ複数のチップを収める実装）とTSVによって通常のDRAMの10分の1以下になるとしています。通常のDRAMがCPUやGPUと通信するにはワイヤボンディングやプリント基板の配線を経由するため、広い面積が要るとしています。TSVで上下を貫けば、通信の距離は積んだチップの厚みの合計で済みます。最初の図の右側、面積のぶんだけ本数が増える側をそのまま製品にした例がHBMです。

この用語に対応する装置と製造メーカー

よくある質問（FAQ）

TSVとは何ですか？

チップを厚み方向に貫いて上下の面をつなぐ電極です。チップを積層したとき、上下の階を直接つなぐ経路になります。

なぜTSVが要るのですか？

積んだチップの上下をつなぐ最短の道だからです。周辺にワイヤを回して結ぶと、配線が長くなり本数も外周の長さで頭打ちになります。垂直に貫けば距離は厚み分だけで、面全体に何千本も配置できます。

どうやって作りますか？

深い穴を掘り、絶縁して、金属で埋めます。掘るのはDRIEです。KLAは、シリコンのDRIEがボッシュプロセスを使い、エッチングと側壁保護を繰り返し切り替えて異方性の溝や穴を作るとしています。

穴の中はどう絶縁しますか？

側壁へ絶縁膜を付けます。深く細い穴の側壁まで均一に覆う必要があるため、表面で反応が自己停止するALDが向きます。その上にバリア膜とシード層を付け、めっきで金属を埋めます。

薄化との関係は何ですか？

貫通させるには薄くする必要があります。厚いままでは穴のアスペクト比が高くなりすぎ、底まで金属を届かせるのが急に難しくなります。表面側から途中まで掘っておき、裏面を削って底を露出させる順序が使われます。

TSVはどれくらいの太さと深さですか？

フラウンホーファーIZMのプロセスラインの設計指針（直径／深さ）は、最小5μm／50μm、代表10μm／120μm、20μm／120μmです。裏面から作るTSVは別枠で、250〜700μmの深さまでです。

アスペクト比とは何ですか？

穴の深さを直径で割った比です。直径10μm・深さ120μmなら12になります。この比が大きいほど、底までイオンを届かせる、側壁の底まで膜で覆う、底から金属を育てる、の3つが同時に難しくなります。

TSVはどんな製品に入っていますか？

HBM（広帯域メモリ）です。DRAMの何千もの微細な穴を通して上下のチップを結び、1チップあたりのデータ入出力路（DQ）は通常のDRAMの8本に対して1,024本あります。SK hynixは、面積が通常のDRAMの10分の1以下になるとしています。

穴の中の金属はなぜ盛り上がるのですか？

銅がシリコンより大きく伸びるからです。熱膨張係数は銅が16.7 ppm/℃、二酸化ケイ素が0.7 ppm/℃、シリコンが2.6 ppm/℃です。熱処理で伸びた銅は、室温へ下がったあとも塑性変形の分だけ形が保たれ、穴の口から突き出します。

突き出した銅は何を壊しますか？

絶縁層の割れや剥離（delamination）を招きます。手当てとして、銅めっきのあとに熱処理と研磨（CMP）を行い、もう一度熱処理と研磨を行う手順（dual annealing-CMP）が論文で調べられています。

穴がちゃんと埋まったか、どう確かめますか？

Onto Innovationの検査装置Dragonfly G5は、高速の赤外（IR）撮像で表面より下の欠陥を検出するとしており、用途にTSV Reveal（TSVの底の露出）を含みます。同社は、熱処理の後にできる絶縁膜と金属のボイド（空隙）が電気特性と長期信頼性のリスクになるとしています。

TSVの装置メーカーはどこですか？

装置カタログDBでは、DRIEと先進パッケージングに一致する製品familyを持つメーカーを公式製品ページ単位で引けます。KLA（SPTS）、ラムリサーチ、DISCO、Evatecなどが該当します。

比較・違いを学ぶ

3Dパッケージング工程フロー── 後工程の流れ
3D集積の熱の限界── 積層と放熱

出典

7件を表示

1
KLA（SPTS）：Etchspts.com ↩
2
DISCO：TAIKO Processdisco.co.jp ↩
3
Fraunhofer IZM：TSV Integrationizm.fraunhofer.de a b
4
Microsystems & Nanoengineering：Study of the protrusion of through-silicon vias in dual annealing-CMP processes for 3D integration（CC BY 4.0、2025年2月）pmc.ncbi.nlm.nih.gov ↩
5
東京エレクトロン：3次元実装 Synapse／Ulucusシリーズtel.co.jp ↩
6
Onto Innovation：Dragonfly G5 Systemontoinnovation.com ↩
7
SK hynix：Become a Semiconductor Expert with SK hynix – HBM（2023年5月）news.skhynix.com ↩