UCIeとは

UCIe（Universal Chiplet Interconnect Express）とは、チップレット同士をパッケージの中でつなぐための、共通の口を決めたオープンな業界標準です。 別々の会社が作ったチップレットを1つのパッケージに組むには、つなぎ方が揃っている必要があります。

買ってきて組むには、各社のチップレットの口が揃っている必要がある

チップレットの値打ちは、分けた部品をどこからでも調達できるようになる点にあります。演算は最先端で作られたものを、入出力は成熟したプロセスのものを、別々の会社から買ってきて1つのパッケージに組めば、チップの作り方は部品の組み合わせに近づきます。

この形が成り立つ前提は、口が揃っていることです。A社のチップレットとB社のチップレットで会話が通じる条件は、信号の並べ方と電気的な約束が揃っていることです。隣り合わせに実装しただけでは、その2つは各社ごとにバラバラのままです。

UCIe Consortiumは、UCIe 1.0を物理層・プロトコルスタック・ソフトウェアモデル・準拠試験を含む、完全に標準化されたダイ間のつなぎ方¹だとしています。同団体は、エンドユーザーが複数ベンダの生態系からチップレット部品を容易にmix and matchできるようにするものだとしています。

口が揃った相手とだけ、隣り合って話せます

形も並びも約束も各社で揃ったときにだけ、隣り合わせのチップレットどうしで会話が通じます。共通の口を1つに定めることで、複数の会社のチップレットから選んで組めるようになります。

物理層からソフトウェアまで、PCI ExpressとCXLを土台にしている

UCIe Consortiumによると、ダイ間I/Oの物理層、ダイ間プロトコル、ソフトウェアスタックは、確立されたPCI Express（PCIe）とCompute Express Link（CXL）の業界標準を活用しています²。まったく新しい約束事をゼロから作れば、対応する設計資産も検証環境も一から揃えることになります。既存の標準の上に載せれば、その蓄積を持ち込めます。新しい標準を普及させるときは、既存のどこに接ぐかが速度を決めます。その判断がここに表れています。

10社で発足し、150社を超える会員へ広がった

規格そのものより、どれだけの会社が乗っているかが標準の価値を決めます。UCIeは2022年3月2日に、ASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCの10社によって発足が発表されました¹。ファウンドリ、後工程、CPU/GPU、クラウド事業者が最初から並んでいる構成です。UCIe 3.0の公表時点で、同団体は150社を超える会員企業を代表しているとしています³。

NEDOも、世界的に見れば大手10企業がUCIeという団体を組織して規格の策定を開始しており、この規格との関係を明確にする必要があるとしています⁴。

UCIe 3.0の速度は48/64 GT/sで、2.0の32 GT/sの倍

UCIe Consortiumは、UCIe 3.0がUCIe-SとUCIe-Aについて48/64 GT/sの速度を提供し、UCIe 2.0の32 GT/sの帯域を倍にするとしています³。サイドバンドチャネルは最大100mmまで拡張され、より柔軟なSiPの構成に対応するとしています。

規格の値打ちは、乗った会社の数に表れます

発足時の10社から、UCIe 3.0の公表時点では150社を超える規模へ広がっています。同じ世代で速度も倍になりました。標準の値打ちは、仕様の中身だけでなく、同じ口を使うと決めた会社がどれだけ増えたかにも表れます。

仕様書は申請して入手する

仕様書は申請により提供されます²。レーン数やバンプピッチといった仕様の細部は、その仕様書の側にあります。

関連するデータ・ツール

• 後工程・パッケージングの工程ページ── 工程分類と、この工程の公開求人
• 装置カタログDB ── 公式製品ページ単位のメーカーと製品family

よくある質問（FAQ）

UCIeとは何ですか？

Universal Chiplet Interconnect Expressの略で、パッケージ内で複数のチップをつなぐための標準規格です。

なぜ標準が要るのですか？

別々の会社が作ったチップレットを組み合わせるには、つなぎ方が揃っている必要があるためです。UCIe Consortiumは、この規格の目的を、複数ベンダの生態系からチップレット部品を容易にmix and matchできるようにすることだとしています。

何を決めているのですか？

UCIe Consortiumは、UCIe 1.0が物理層・プロトコルスタック・ソフトウェアモデル・準拠試験を含む、完全に標準化されたダイ間のつなぎ方を提供するものだとしています。

一から作った規格なのですか？

既存の標準を活用しています。UCIe Consortiumは、ダイ間I/Oの物理層、ダイ間プロトコル、ソフトウェアスタックが、確立されたPCI ExpressとCompute Express Link（CXL）の業界標準を活用しているとしています。

いつ、誰が始めたのですか？

2022年3月2日に、ASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCの10社が発足を発表しました。

いまはどの世代ですか？

UCIe 3.0です。UCIe Consortiumは、UCIe-SとUCIe-Aについて48/64 GT/sの速度を提供し、UCIe 2.0の32 GT/sの帯域を倍にするとしています。サイドバンドチャネルも最大100mmまで拡張されたとしています。

仕様書は誰でも読めますか？

入手には申請が要ります。UCIe Consortiumは仕様書を申請により提供しています。

比較・違いを学ぶ

• チップレットとは── この標準が支えている方式

関連用語

• チップレットとは
• インターポーザとは
• 先進パッケージングとは
• システムLSI（SoC）とは

同じ分類「後工程・先進パッケージング」の用語（20語のうち8語）

• BGA（ボールグリッドアレイ）とは
• TSV（シリコン貫通電極）とは
• アンダーフィルとは
• ウェハ薄化（バックグラインド）とは
• カッパーピラーバンプとは
• ガラス基板とは
• ダイシングとは
• ダイボンディング（ダイアタッチ）とは

半導体用語集の「後工程・先進パッケージング」へ戻る

出典

4件を表示

1. 1
   UCIe Consortium：発足時のプレスリリース（UCIe 1.0）uciexpress.org ↩ab
2. 2
   UCIe Consortium：Specificationsuciexpress.org ↩ab
3. 3
   UCIe Consortium：UCIe 3.0 Specification プレスリリースuciexpress.org ↩ab
4. 4
   NEDO：チップレット設計基盤構築に向けた技術開発事業 事業原簿【公開版】nedo.go.jp ↩