アスペクト比とは

← 01THEME 02 パターン形成03 →

アスペクト比とは、穴や溝の深さを幅で割った値です。 値が大きいほど細くて深い構造を指し、成膜とエッチングの両方で難易度を左右します。決め手は、原料や反応種が底まで届くかどうかです。成膜は表面で反応が自己停止するALDでこの制約をかわせますが、エッチングでは底ほど掘り進みが遅れる現象そのものが、掘れる比を制限します。

深さ÷幅の1つの数で、立体化した構造の細長さを表す

形状の細長さを1つの数にまとめただけの単純な計算ですが、この値が上がると工程側で起きることが大きく変わります。TSV、3D NANDのメモリホール、MEMSの深い溝のように、デバイスを立体化するほどアスペクト比は上がります。

3D NANDでは、Lam Researchが深さ最大10 µmのメモリチャネルを掘る極低温エッチングを発表しており、Counterpoint Researchはその穴を深さが幅の50倍を超える形としています。

同じ幅の穴を、実例のアスペクト比で並べる

幅をそろえると、アスペクト比の差は深さの差になります。ALDの被覆例は8:1から32:1、DRIEは20:1超、3D NANDの穴は50:1を超えます。

アスペクト比が上がるほど、底へ届く供給が減る

差が生まれる理由は、原料や反応種が奥まで届くかどうかにあります。入口付近は気相の空間へ直接面しているため、供給が十分に届きます。深く細い構造の底は、入口を通り抜けてきた分だけを受け取ります。そのためアスペクト比が上がるほど、入口付近と底で条件が異なり、揃った仕上がりを得にくくなります。

成膜側では、底へ向かって膜が薄くなります。この差を数値にしたものがステップカバレッジです。エッチング側では、底へ届く反応種とイオンが減り、掘り進みが遅くなります。どちらも、アスペクト比が上がるほど成膜とエッチングに許される時間や温度の余裕が狭まります。

成膜は、表面で反応が自己停止するALDで底まで覆う

成膜側の答えは、表面で反応が自己停止する方式です。ALDは、優れた膜厚制御と均一性を与えるだけでなく、高アスペクト比構造の3次元形状をコンフォーマルに被覆できます¹。奥まで前駆体が行き渡るまで待てば、入口も底も同じ回数だけ反応するためです。この被覆性の解析とモデリングの現状は、V. Cremersらが2019年の査読レビューApplied Physics Reviews 6, 021302²で検討しています。

深い穴の中の膜厚

底へ届く原料が少ない成膜では膜が底へ向かって薄くなり、反応が表面で自己停止するALDでは、奥まで前駆体が行き渡るまで待てば入口も底も同じ回数だけ反応し、底まで覆えます。

Oxford Instrumentsは、高アスペクト比で複雑な構造でもコンフォーマルな被覆が得られるとし、高速のプラズマALDでSiO2を15:1の構造へ被覆した例、PlasmaPro ASPで32:1の溝に450 nmのSiO2を、8:1の溝に130 nmの超伝導NbNを成膜した例¹を示しています。

エッチングは掘る段と側壁を守る段を切り替えるが、ARDEが到達できる比を制限する

エッチング側の答えは、掘る段と側壁を守る段を分けることです。シリコンのDRIEはボッシュプロセスを使い、プラズマの化学種をエッチング（SF₆）と側壁保護（C₄F₈）の段の間で繰り返し切り替えて、異方性の溝や穴を作ります³。

ボッシュ方式のDRIEでもICP-RIEでも、ARDEが到達できるアスペクト比を制限します⁴。

同じ時間で掘った溝の深さ

同じ時間で掘っても、幅が狭くアスペクト比が高い溝ほど浅くなります。この遅れが、掘れるアスペクト比を制限します。

ユタ大学のUtah Nanofabは、時間多重方式のDRIEを2台、そのうち1台で極低温DRIEも運用し、20:1を超えるアスペクト比を日常的に得ているとしています⁵。極低温方式は極低温エッチングの一種です。

よくある質問（FAQ）

アスペクト比とは何ですか？

穴や溝の深さを幅で割った値です。深さ100nm、幅10nmの穴ならアスペクト比は10で、値が大きいほど細くて深い構造を指します。

高アスペクト比だと何が難しくなりますか？

奥へ原料や反応種が届きにくくなります。成膜では底へ向かって膜が薄くなり、エッチングでは底へ届く量が減って掘り進みが遅くなるので、入口付近と奥で揃った仕上がりを得にくくなります。

高アスペクト比でも成膜するにはどうしますか？

表面で反応が自己停止するALDを使います。ALDは膜厚制御と均一性に優れ、高アスペクト比構造の3次元形状もコンフォーマルに被覆でき、Oxford Instrumentsは32:1の溝に450 nmのSiO2を成膜した例を示しています。

高アスペクト比を掘るにはどうしますか？

エッチングと側壁保護を交互に切り替えます。シリコンのDRIEはボッシュプロセスを使い、プラズマの化学種をエッチング（SF₆）と側壁保護（C₄F₈）の段の間で繰り返し切り替えて、異方性の溝や穴を作ります。到達できる比の上限はARDEで決まります。

アスペクト比とステップカバレッジの関係は何ですか？

アスペクト比が上がるほど、ステップカバレッジは下がりやすくなります。ステップカバレッジは平坦部に対する側壁や底部の膜厚の比で、奥へ届きにくくなるぶん、この比が1から離れます。

高アスペクト比はどこで出てきますか？

TSV（シリコン貫通電極）、3D NANDのメモリホール、MEMSの深い溝などが代表例です。デバイスを立体化して面積あたりの機能を増やす方向へ進むほど、アスペクト比は上がります。

比較・違いを学ぶ

CVDとPVDの違い（成膜プロセス比較）── 段差被覆性を含む8観点の比較表
主要メーカーのエッチング装置分類── メーカー別の装置分類

出典

5件を表示

1
Oxford Instruments Plasma Technology：Atomic Layer Depositionplasma.oxinst.com a b
2
V. Cremers, R. L. Puurunen, J. Dendooven：Conformality in atomic layer deposition, Applied Physics Reviews 6, 021302（2019年）doi.org ↩
3
KLA（SPTS）：Etchspts.com ↩
4
MEMS 2012：Owenほか「High Aspect Ratio Deep Silicon Etching」engineering.purdue.edu ↩
5
Utah Nanofab：Proposal Writing Supportnanofab.utah.edu ↩