チャネルホールとは

← 07THEME 08 デバイスと回路09 →

チャネルホールとは、3D NANDで導電の層と絶縁の層を交互に積んだ膜を垂直に貫く穴です。 穴と導電の層が交差した場所が、それぞれ1つのメモリセルになります。平面のメモリはセルを1個ずつ横へ並べますが、縦に積めば1本の穴を開けるだけで、積んだ層の数だけセルが同時にできます。そのかわり、穴を貫ける深さが容量の上限を決め、穴の形が層ごとのセル特性を決めます。3D NANDの層数は、この1本の穴をどれだけ深く、まっすぐ掘れるかで決まります。

1本の穴で、積んだ層の数だけセルができる

穴と層の交点

穴の壁がワード線の層と交わるたびに、セルが1つできます。400層を超える積層では穴の深さが10 µmに達し、穴の細長さは深さを幅で割ったアスペクト比で表します。

導電の層（ワード線の層）と絶縁の層を交互に積んだ膜に垂直の穴を開け、その内側にチャネルと記憶の膜を作ります。層を400積めば、1本の穴に400個のセルが縦に並びます。東京エレクトロンは、400層を超える3D NANDフラッシュ向けに、深さ10 µmのメモリチャネルホールエッチング技術を開発しました¹。

穴の細長さはアスペクト比で表します。ウェーハに作る形の深さと幅の比です¹。

密度を保つには、深くしても径を広げられない

積む層を増やせば、同じ面積で記憶できるビットが増えます。平面の微細化と違い、横方向の寸法を縮めずに密度を上げられます。そのかわり、エッチングが届く深さがそのまま製品の容量の上限になります。400層超という層数の目標と、開けられる深さは同じ話です。

密度を保つなら、深く掘っても径は広げられません。Lam Researchは、縦方向の微細化では、横方向の密度を保つために同じ寸法（CD）のまま新しい深さまで掘る必要があるとしています²。穴の径を大きくすれば掘りやすくなるものの、同じ面積に入る本数が減って密度で払います。チャネルホールの掘削は、絶縁膜のエッチング、つまり電気を通さない材料を取り除く工程にあたります²。

深くなるほど穴が細り、底のセルほど特性がずれる

径のそろい方

先細りの穴では底のセルほど径が小さく、層ごとに読み書きの条件がずれます。

穴は深くなるほど細りやすくなります。反応の種が底まで届きにくくなり、側面に当たる分が増えるためです。径が場所ごとに変われば、層ごとにセルの特性も変わります。底のセルほど読み書きの条件がずれるため、全層で同じ制御を使いにくくなります。

東京エレクトロンは、エッチング後のチャネルホールの断面SEM像と、穴の底をFIBで切り出した像¹で仕上がりを示しました。入口から底までの形は断面で見て、底は別に切り出して見ます。

イオンのわずかな傾きが、底では大きな位置ずれになる

イオンの向きと位置ずれ

入口での傾きはわずかでも、深い穴の底では横に大きくずれることがあります。この位置ずれは歩留まりを下げます。

深い穴では、掘る向きのまっすぐさが歩留まりを決めます。Lam Researchは、エッチングの垂直な方向性が重要になり、イオンの角度のわずかなずれが形状の大きな位置ずれを生むことがあり、それがデバイスの歩留まりを下げるとしています²。

コストの条件も重なります。Lam Researchは、複数のエッチングを1回にまとめてコストを下げるには、寸法や形の違う形状に対して同時にこの性能を出す必要があるとしています²。さらに、顧客の進んだ構造では複数の材料が同時にさらされるため、選択比の制御がより厳しくなる²と挙げています。

極低温エッチングは、速さと形と環境負荷を同時に狙う

東京エレクトロンの新しい工程は、絶縁膜のエッチングを初めて極低温の温度域へ持ち込み、非常に高いエッチング速度を得た¹と同社は説明しています。この技術で深さ10 µmの高アスペクト比エッチングを33分で完了し、温暖化係数を従来技術比で84%削減できるとしています¹。速さと形と環境の3つを同時に満たす工程として位置づけています。2社の量産時期の比較は3D NANDの極低温エッチ、Lam対TELにまとめています。

Lam Researchも極低温エッチングを推しています。同社は、低温にすると新しい反応ガスを使えるようになり、高アスペクト比のエッチング能力が上がるとし³、エッチング速度の向上、垂直な高アスペクト比の形状、環境負荷の低減³を効果に挙げています。Lam Cryo 3.0は同社のFlexとVantexに対応し、同社は主要なメモリメーカーのすべてが、3D NANDの量産でチャネルホールのエッチングにFlexとVantexを使っているとしています³。

容量と歩留まりと生産速度が、1本の穴を取り合う

層を積むほど容量は増えますが、穴が深くなって形を保ちにくくなります。径をそろえるために条件を絞れば1枚あたりの時間が伸び、工場の生産速度が落ちます。径を広げれば密度で払い、向きがずれれば歩留まりで払います。容量と歩留まりと生産速度が、同じ1本の穴を取り合います。

深い穴で縦に積む作り方は、DRAMでも検討されている

imecは、DRAMの積み方として、平面のセル層を重ねる2D積層と、3D NANDに着想を得た縦型トランジスタを一体で作り込む真の3D積層⁴の2つを挙げています。大きなキャパシタがスケーリングと3D集積の両方で足かせになるとも記しています。深い穴を1回で開ける作り方が、3D DRAMの側でも検討されています。チャネルホールは3D NANDに固有の構造であると同時に、縦へ積むメモリ全体の作り方の原型でもあります。

よくある質問（FAQ）

チャネルホールとは何ですか？

3D NANDで、導電の層と絶縁の層を交互に積んだ膜を垂直に貫く穴です。穴の内側にチャネルを作ります。

どこがメモリセルになりますか？

穴と導電の層が交差した場所です。層を400積めば、1本の穴に400個のセルが並びます。

どのくらい深いですか？

400層を超える3D NAND向けでは深さ10µmです。東京エレクトロンがこの深さのエッチング技術を開発しました。

何が難しいのですか？

入口から底まで径をそろえ、真下へ掘ることです。深くなるほど反応の種が届きにくくなって穴が細り、イオンの角度がわずかにずれるだけで形状の位置が大きくずれることがあります。

径がずれるとどうなりますか？

層ごとにセルの特性が変わります。底のセルほど径が小さくなり、読み書きの条件がそろわなくなります。

どのくらいの時間で開けますか？

東京エレクトロンの技術は、深さ10µmのエッチングを33分で完了するとしています。同社は、絶縁膜のエッチングを初めて極低温の領域へ持ち込んだ工程だと説明しています。

DRAM でも使う考え方ですか？

imecは、3D NANDに着想を得た縦型トランジスタを一体で作り込む真の3D積層を、DRAMの方向の1つに挙げています。

比較・違いを学ぶ

高アスペクト比エッチングとは── 穴を開ける加工そのもの
極低温エッチングとは── 形を保つための温度の使い方
3D NANDとは── この構造を使うメモリの全体像
3D DRAMとは── 同じ発想を DRAM へ広げる方向

出典

4件を表示

1
東京エレクトロン：400層以上の3D NANDフラッシュ向け深さ10µmの超高速エッチングを実現するメモリチャネルホールエッチング技術を開発（2023年6月）tel.com a b c d e
2
Lam Research：Vantex 製品ページlamresearch.com a b c d e
3
Lam Research：Cryogenic Etching 製品ページlamresearch.com a b c
4
imec：Disrupting the DRAM roadmap with capacitor-less IGZO-DRAM technologyimec-int.com ↩