IGZOトランジスタとは

← 07THEME 08 デバイスと回路09 →

IGZOトランジスタとは、インジウム、ガリウム、亜鉛の酸化物をチャネルに使うトランジスタです。 低い温度で作れるため、配線層の上へ積めます。ディスプレイで量産された材料をメモリへ持ち込むとき、課題はチャネルを数nmまで縮めたときの接触抵抗と、界面の欠陥に移ります。

250℃未満で作れるので、配線層の上へ積める

配線層の上のIGZO

シリコンのトランジスタは1000℃級の熱で基板の表面に作り、IGZOのトランジスタは250℃未満で配線層の上に載せます。下の回路を保ったまま、素子を積み増せます。

シリコンのトランジスタは、基板の表面だけで作ります。単結晶の基板と1000℃級の活性化アニールを前提にするので、積層しようとすると下の層が先に壊れます。酸化物半導体は非晶質のままで動作するため、この前提に縛られません。東京工業大学の研究グループは、非晶質のIGZOトランジスタが室温で作製でき、アモルファスシリコンの数十倍の移動度を示すため、フラットパネルディスプレイに広く使われているとしています¹。

メモリ向けの研究では、ナノ秒レーザを使う工程でプロセス温度をポリイミド基板に対応する250℃未満へ収めました²。この温度なら、下にある配線とトランジスタをそのまま保てます。熱バジェットが積層数の上限を与える構図はそのままで、変わったのはその上限の内側で作れる素子が増えた点です。配線層の上へ素子を積むモノリシック3Dの候補になるのは、この温度のためです。

IGZOは非晶質だけではありません。シャープが量産するIGZOディスプレイは、シャープと半導体エネルギー研究所が共同で開発したCAACまたはナノ結晶の結晶性酸化物半導体を使っています³。同社は、IGZOの高い電子移動度がトランジスタの微細化と回路の細線化を可能にしたとしています。

ディスプレイからメモリへ移すと、接触抵抗が効いてくる

ディスプレイとメモリでは、求められるチャネルの長さが桁違いです。東京工業大学の研究グループは、IGZOをメモリに使うには、FPDでは数十µmだったチャネル長を数nmまで縮める必要があるとしています¹。そこまで微細なトランジスタでは、直列抵抗のうち電極との接触抵抗が占める割合が非常に大きくなり、移動度の向上と低消費電力化を妨げます。

同グループは電極に、水素をよく通し水素分子を解離する触媒金属のパラジウムを使いました。外から界面へ原子状の水素を運んで界面を還元し、金属の中間層を作ることで、接触抵抗6.1 Ω·cmのIGZOトランジスタを得ています。水素処理は150℃・10分が最適で、パターンのチャネル長に対する実効チャネル長のずれは44nmに収まり、界面の近くだけを選んで変質させられました。接触抵抗とずれは伝送長法（TLM）で測っています。試作はチャネル長30µmの素子で行い、nmスケールの素子ほど効果がより大きく出ると同グループは見込んでいます。

レーザで熱の入る深さを30〜50nmに絞って活性化する

熱の入る深さ

波長355 nmのレーザが熱を入れるのは表面から30〜50 nmまでです。20 nmのIGZOを活性化しても、それより深い層には熱が届きません。

チャネルの活性化には70mWのレーザ照射を使っています。355nm・30nsのパルスレーザは波長が短いため、熱の入る深さが30〜50nmと浅く²、IGZOへ必要な熱を届けたまま、下の層は低温に保てます。この研究のIGZOチャネルは20nmで、その上に10nmのHZOを積んでFeFETを構成しています。

出力は強いほどよいわけではありません。研究チームは、出力を上げればIGZOのトラップは減るものの、オン・オフ特性と素子の安定性の折り合いとして70mWを最適としています。

酸素欠損と水酸基を減らすことが、しきい値の安定を決める

レーザ照射前後の結合の割合

レーザ照射で金属と酸素の結合が41.8%から59.8%へ増え、酸素欠損は38.3%へ、水酸基にあたるO–H結合は1.8%へ減ります。

酸化物半導体では、酸素欠損と水酸基がしきい値電圧の安定性を左右します。同じ研究では、界面の下ごしらえによって酸素欠損と水酸基を減らしています。レーザ照射後のIGZO膜をXPSで調べると、金属と酸素の結合は41.8%から59.8%へ増え、酸素欠損は49.4%から38.3%へ、O–H結合は8.7%から1.8%へ減っていました²。

オフ電流が小さいので、メモリのセルに向く

酸化物半導体のトランジスタは、オフ状態での漏れ電流が非常に小さくなります。キャパシタへ溜めた電荷を長く保てるため、DRAM系のセルで書き直しの間隔を伸ばせます。容量を作らず、トランジスタのゲートに電荷を蓄えるゲインセルが成り立つのも、この性質があるからです。

imec⁴は2026年6月に、酸化物半導体ベースのFeFETを高密度メモリ向けの候補に数えています。同じ発表でimecは、FeFETのメモリセルを5本のワード線ぶん縦に積み、初めて動作を実証したとしています。積層のしやすさとオフ電流の小ささが、同じ材料で手に入ります。

非晶質は低温と引き換えに、移動度を差し出す

非晶質なら結晶成長を省け、大面積へ均一に付けられます。一方、移動度はアモルファスシリコンより高くても、単結晶シリコンより低い水準にとどまります。駆動力を要する回路からは離れ、メモリのセルや選択素子が主な用途になります。HZOと組んだこの研究の素子は応答1μs未満で、ロジックのクロックからは遠い値ですが、メモリの書き換え時間としては実用の範囲に入ります。

IGZOトランジスタで得られるのは、配線層の上へ積める低温プロセスと、オフ電流の小ささです。差し出すのは、単結晶シリコンに比べた移動度と、酸素欠損や水酸基がしきい値電圧を動かす界面の管理、微細化で重くなる接触抵抗です。プロセス担当は、積層の自由度と駆動力の要求を並行して見積もります。

よくある質問（FAQ）

IGZOトランジスタとは何ですか？

インジウム、ガリウム、亜鉛の酸化物をチャネルに使うトランジスタです。低い温度で作れるため、配線層の上へ積めます。ディスプレイでは既に広く使われています。

なぜ低温で作れるのですか？

非晶質のままで動作するからです。単結晶シリコンで要る高温の結晶成長や活性化アニールを使わずに済み、非晶質のIGZOトランジスタは室温でも作製できます。

どのくらいの温度ですか？

プロセス温度を、ポリイミド基板に対応する250℃未満へ収めた例があります。

活性化はどうやりますか？

IGZOチャネルの活性化に70mWのレーザ照射を使った例があります。355nm・30nsのパルスレーザで熱の入る深さを30〜50nmに絞る方式です。

膜厚はどのくらいですか？

IGZOチャネルが20nmで、その上に10nmのHZOを積んでFeFETを構成した例があります。

界面には何が課題ですか？

界面の下ごしらえで酸素欠損と水酸基を減らすことです。酸化物半導体では、これらの欠陥がしきい値電圧の安定性を左右します。メモリの寸法まで縮めると、電極との接触抵抗も大きな課題になります。

何に使われますか？

imecは2026年6月に、酸化物半導体ベースのFeFETを高密度メモリ向けの候補に数えています。DRAMやFeFETのメモリセルを配線層の上へ積む用途で、ディスプレイの駆動素子としては量産で使われています。

比較・違いを学ぶ

FeFET（強誘電体FET）とは── このチャネルを使う素子の側
化合物半導体とは── 同じく複数元素から成る半導体の側

出典

4件を表示

1
東京工業大学：IGZOトランジスタの接触抵抗低減に関するニュースリリースtitech.ac.jp a b
2
Advanced Science：Low-Temperature Nanosecond Laser Process of HZO-IGZO FeFETs toward Monolithic 3D System on Chip Integration（2024年）pmc.ncbi.nlm.nih.gov a b c
3
シャープ：IGZO Technologyglobal.sharp ↩
4
Imec achieves breakthroughs in ferroelectric memory research for next-generation memory solutions（2026年6月）imec-int.com ↩