HZO（ハフニウムジルコニウム酸化物）とは

THEME 01 基板・材料 · 半導体材料Hafnium Zirconium Oxide

THEME 01 基板・材料02 →

HZOとは、ハフニウム酸化物にジルコニウムを混ぜた酸化物です。 適切な結晶相にすると強誘電性を示し、電圧を0へ落としても分極が保たれます。CMOSの工程と相性がよく薄くできる点で強誘電体メモリの有力な材料になり、残る壁は結晶化の熱です。通常は400〜600℃が要るこの熱を配線層の上でどう避けるかが、3D集積に使えるかを決めます。

強誘電性は結晶相で決まり、10nmで2Pr 14.7μC/cm²が出る

HZOとIGZOを組んだFeFETの研究では、HZOの膜厚を10nmへ最適化して、2Prで14.7μC/cm²を得ています¹。2Prは分極を上下へ振ったときの差で、メモリとして使える信号の大きさに直結します。

強誘電性の有無は、結晶相の作り分けで決まります。同じ研究では、355nm・30nsのパルスレーザをHZOへ280mW・走査60μm/sの条件で照射し、結晶相の変化をXRDで実測しました。膜厚を8、10、12nmと振ってレーザで結晶化すると、薄い膜ほど分極が大きい傾向¹が出ています。

結晶化に要る400〜600℃を、レーザで250℃未満に抑える

上に積む層の熱

配線層の上に積むHZOには、下の層を傷めない熱しか使えません。通常の結晶化に要る400〜600℃に対し、パルスレーザの工程は250℃未満に収まります。

HZO膜の結晶化には、通常400〜600℃のアニールが要り¹、3D集積の妨げになります。熱バジェットの面では、ここが決定的です。配線層の上で作るなら、下にあるトランジスタと配線が耐えられる温度が上限になります。この研究はプロセス温度を、ポリイミド基板に対応する250℃未満へ収めました。

表面からの深さ

355nmの光が届くのは表面から30〜50nmまでで、10nmのHZOや20nmのIGZOと同じ桁です。

熱を絞る仕掛けは波長です。この研究のレーザは、355nmという短い波長のために侵入深さが30〜50nmと浅く¹、HZOとIGZOへ必要な熱を届けたまま、下の層を低温に保てます。照射は30nsのパルスで、HZOへは280mW、膜厚20nmのIGZOへは70mWで当てています。パルスレーザの熱に加えて、HZOをTiNで上下から挟んで結晶化すると、アニール中にTiNとHZOの間に応力が生じ、低い熱バジェットで質のよい強誘電性のHZO膜が得られます。

出力を上げると分極は増えるが、300mWを超えると膜が傷む

レーザ出力

HZOの結晶化に使った280mWは、熱損傷が徐々に現れる300mW超の手前にあります。IGZOは70mWで照射しています。

熱損傷は、走査速度よりも出力で決まり、300mWを超えると徐々に現れました¹。薄い膜と高い出力を組み合わせると分極は大きくなりますが、熱で割れが入るおそれも高まりえます。過大な応力と、膜の機械的な限界を超えるスイッチング時のリーク電流で、膜は不安定になります。FeFETでは、誘電体のリーク電流が情報の保持、安定性、応答速度、消費電力を大きく左右します。

この条件で作った素子では、応答1μs未満、保持10^6秒超、耐久10^6サイクル超が報告されています。下の回路を保ったまま積めるので、モノリシックな3D集積の候補になり、低温で作ってもメモリとして使える特性を保っています。

high-k膜と同じ材料系だから、既存のラインに載る

強誘電体そのものは古くからありましたが、従来の材料はCMOSの製造ラインへ持ち込みにくく、薄くすると性質を失いました。ハフニウム系が候補になったのは、ゲート絶縁膜のhigh-k膜と同じ材料系で、しかも薄いほうが強誘電性を示すからです。imecも、HZOがCMOSの工程と両立し、10nm未満まで薄くできる²ことを注目の理由に挙げ、スケーリングの余地からHZOをメモリ用途の強誘電体の第一候補としています。

ゲート絶縁膜に使うhigh-k膜はHfO2が主流です。HZOはそこへZrを混ぜたもので、装置も前駆体も汚染管理も既存のラインの延長で済みます。新しい材料を1つ持ち込むと、専用の装置、専用のチャンバ、専用の汚染管理が付いてきます。同じ材料系に留まれる点が、実装の速さへ直結します。

ALDで積める点も実装上の利点です。ALDなら1nm以下の膜厚制御ができ、狭い隙間の側壁にも均一に付きます。

薄くして電圧を下げつつ、分極と耐久と読み出しを保つのが課題

層を薄くすると、同じ電界を掛けるのに要る電圧が下がります。その一方で、HZOのキャパシタは、使い始めの2Prが小さい状態が長引くwake-upか、2Prが速く劣化するfatigueのどちらかを抱えやすいとimecは述べています。imecは、HZOの成膜に別の前駆体を使うと3MV/cmで2Pr 66.5μC/cm²という過去最高の値が出たものの、耐久は10^6サイクルにとどまったとしています。

imec³は2026年6月に、強誘電体層のスケーリングによって約1.3Vの低電圧動作を実現しつつ、残留分極40μC/cm²超と耐久10^13サイクル以上を保ったと報告しています。

読み出しにも制約があります。HZOを使う強誘電体キャパシタの従来の読み出しは、分極の反転を利用する破壊読み出しで⁴、読むたびに分極状態を書き直す必要があります。imecとジョージア工科大学は2023年のIEDMで、読み出しと書き込みの耐久を完全に切り離す方式を初めて示しました。非対称に作り込んだキャパシタは、HZOの分極状態を乱さずに10^11回を超えて読み出せ、0Vの読み出し電圧で8.7という過去最高の容量性のメモリウィンドウを得たとしています。これは、P+とP−の状態での比誘電率の差にあたります。

HZOで得られるのは、既存のhigh-k材料系のまま強誘電性を使えることと、配線層の熱で結晶化できることです。差し出すのは、狙った結晶相を毎回作る膜質の管理と、分極、耐久、リーク、割れの合わせ込みです。材料担当は、膜厚と結晶相と2Prとレーザ出力を同じ表へ載せて条件を決めます。

よくある質問（FAQ）

HZOとは何ですか？

ハフニウム酸化物にジルコニウムを混ぜた酸化物です。適切な結晶相にすると強誘電性を示し、電圧を0へ落としても分極が保たれます。

high-k膜と同じ材料系ですか？

近い材料系です。ゲート絶縁膜のHfO2と同じハフニウム系で、ALDで成膜します。CMOSの工程と相性がよく、既存の装置と汚染管理をそのまま使える点が実装上の利点です。

どのくらいの分極が出ますか？

HZOとIGZOを組んだFeFETの研究で、HZOの膜厚を10nmへ最適化して2Prで14.7μC/cm²を得ています。8、10、12nmを比べると、薄い膜ほど分極が大きい傾向でした。

結晶相はどう作りますか？

355nm・30nsのパルスレーザを、HZOへ280mW・走査60μm/sの条件で照射し、結晶相の変化をXRDで実測しています。IGZOへは70mWで照射しています。

なぜレーザを使うのですか？

熱の入る深さを絞れるからです。355nmの短い波長では侵入深さが30〜50nmにとどまり、通常は400〜600℃が要る結晶化を、ポリイミド基板に対応する250℃未満のプロセス温度で済ませられます。

低い温度で作れると何が良いのですか？

配線層の上へ積めます。下にあるトランジスタと配線をそのまま保てるため、モノリシックな3D集積の候補になります。

imecはどこまで実証していますか？

imecは2026年6月に、強誘電体層のスケーリングによる約1.3V動作と、残留分極40μC/cm²超・耐久10^13サイクル以上の両立を報告しています。

比較・違いを学ぶ

High-k材料とは── 同じ材料系で、容量のために使う側
FeFET（強誘電体FET）とは── この材料をゲートへ入れた素子の側

出典

4件を表示