コンテンツにスキップ

モノリシック3Dとは

モノリシック3Dとは、1枚のウェーハ上でエピ成長と成膜だけで素子を縦に重ねる方式です。 途中で層を貼る工程を省けるので、上下の層の間に位置合わせ誤差が入らず、層の間の距離も最短にできます。その代わり、上下の層を貫く細く深い構造を一度に加工する必要があり、パターニングとエッチングが難しくなります。どちらの難しさを引き受けるかが、逐次3Dとの分かれ目です。

成長と成膜だけで積むので、合わせの誤差が入らない

Section titled “成長と成膜だけで積むので、合わせの誤差が入らない”
モノリシックCFETの積み方
1 下をエピ成長2 犠牲層を成膜3 上をエピ成長4 金属に置換Si基板チャネル(エピ)犠牲層ゲート金属
1枚のウェーハの上で下のチャネル、犠牲層、上のチャネルの順に積み、最後に犠牲層を抜いてゲート金属に置き換えます。どの段にも貼り合わせはありません。

モノリシックCFETは、下のチャネルのエピ成長から始まり、中間の犠牲層の成膜、上のチャネルのエピ成長へと続きます1。すべての工程が1枚のウェーハ上で進み、貼り合わせの工程がないので、合わせの誤差という項目そのものが消えます。

中間の犠牲層は、上下のチャネルの間隔を決めます。後で除去してゲート金属を形成するので、ナノシートのチャネルリリースと同じ考え方です。

imecは面積と性能で逐次に勝るとみており、代わりに上下を貫く深い加工を負う

Section titled “imecは面積と性能で逐次に勝るとみており、代わりに上下を貫く深い加工を負う”
モノリシックと逐次の断面
モノリシック逐次一度に削る深さ合わせ誤差なし層ごとに加工上の層は熱予算 500℃接合と層転写が入る接合層チャネル犠牲層Si基板
モノリシックは上下のチャネルを貫くフィンを一度に削り出し、逐次は層ごとに加工する代わりに接合層を挟み、上の層を500℃の熱予算で作ります。

トランジスタを縦に重ねる方法には、モノリシックと逐次の2つがあります。imecは、モノリシックのほうが面積で有利で、性能でも逐次方式を上回るとしています1。

一方で、モノリシックは工程の流れが複雑で、高アスペクト比の縦構造のパターニングが難しくなります。上下の層を貫く細く深い構造を、一度に、上から下まで同じ寸法で作る必要があり、パターニングとエッチングの難しさが大きく増します。

逐次方式はウェーハ接合と層転写を挟みます。層ごとに材料と結晶方位を選べ、両層を通常の工程で作れる代わりに、層転写の工程、500℃の熱予算、実効容量の増加を受け入れる必要があります。どちらを選ぶかは、深い加工の難しさと容量の増加のどちらを受け入れるかで決まります。

VLSI 2020で初めて実証され、残る課題は両トランジスタの一体集積

Section titled “VLSI 2020で初めて実証され、残る課題は両トランジスタの一体集積”

imecによると、モノリシックCFETはVLSI 2020で初めて実証されました1。下側にpチャネルのFinFET、上側にnチャネルのナノシートFETを配置した構成です。

imecは、両方のトランジスタをモノリシックに集積することを今後の課題としています。個別に作れることと、1つのセルとして動作することは別です。標準セルの高さは4T以下が目標で、トラック数が減るほど、同じ機能をより狭い幅へ収められます。imecは、表裏の重ね合わせ精度がさらに進むまでは、モノリシックCFETが産業界での採用に最も早い道だとみています。

縦に積む構造は、裏面からの電源供給と組み合わせやすい

Section titled “縦に積む構造は、裏面からの電源供給と組み合わせやすい”

縦に積むほど、電源と信号をどこから入れるかが問題になります。上からすべてを配ると、配線層が厚くなります。

imecの裏面ビアは直径20 nm・ピッチ120 nmで2、バリアレスのMoで埋めています。imecによると、電源を裏面に移した設計では、電圧降下が122 mV減り、合計22%の面積削減が得られました。縦に積む構造と、裏面から電源を供給する構造は組み合わせやすい関係にあります。

モノリシック3Dとは何ですか?

1枚のウェーハ上で、エピ成長と成膜だけで素子を縦に重ねる方式です。途中で層を貼る工程を省けるので、上下の層の位置合わせ誤差が入りません。

どんな順序で積みますか?

下のチャネルをエピ成長し、中間の犠牲層を成膜し、その上に上のチャネルをエピ成長します。犠牲層は後で除去し、ゲート金属に置き換えます。

逐次3Dと何が異なりますか?

層を貼るかどうかです。逐次はウェーハ接合と層転写を挟み、上の層を500℃の熱予算の中で作りますが、モノリシックは同じウェーハ上で続けて作ります。

利点は何ですか?

imecは、モノリシックのほうが面積で有利で、性能でも逐次方式を上回るとしています。貼り合わせがないので、合わせの誤差という項目もありません。

難しいのはどこですか?

工程の流れが複雑で、高アスペクト比の縦構造のパターニングが難しくなります。上下の層を貫く細く深い構造を、一度に同じ寸法で作る必要があるためです。

いつ実証されましたか?

imecによると、モノリシックCFETはVLSI 2020で初めて実証されました。下側にpチャネルのFinFET、上側にnチャネルのナノシートFETを置いた構成です。

犠牲層は何のためですか?

上下のチャネルの間隔を決め、後で除去してゲート金属を形成するためです。ナノシートのチャネルリリースと同じ考え方です。

2件を表示
  1. 1
  2. 2