コンテンツにスキップ

IRドロップとは

IRドロップとは、配線の抵抗と流れる電流の積のぶんだけ、届く電源電圧が下がる現象です。 名前は抵抗 R と電流 I の積から来ています。電源電圧は設計図の上ではどこでも同じ値ですが、電源パッドからセルまでの配線に抵抗があるため、電流が流れるだけ電圧を食います。

下がった電圧はゲート遅延を伸ばすので、設計は最悪の降下に備えて余裕を積み、その分の電力を払います。

遠いセルほど、届く電圧が下がる

Section titled “遠いセルほど、届く電圧が下がる”
距離と電圧
遠いセルほど、届く電圧が下がります電源パッド中間遠いセル0.700.800.90セルに届く電圧 (V)表面から配る裏面から配る122 mV
配線には抵抗があるため、電源パッドから遠いセルほど届く電圧が下がります。imecが裏面から電源を配った設計では、電圧降下が122mV減りました。

電源パッドからセルまでの経路には、配線の抵抗が積み上がります。遠いセルほど経路が長く抵抗も大きいので、同じチップの中でも場所によって届く電圧が変わります。電流が集中する場所でも、降下は大きく出ます。

電圧が下がると、ゲート遅延が伸びる

Section titled “電圧が下がると、ゲート遅延が伸びる”
遅延への波及
電圧が下がると、回路が遅くなります届く電圧が下がるしきい値との差が縮むゲート遅延が伸びる設計では余裕を積みます余裕を積むほど、動作電圧を高く取ることになります
届く電圧が下がると、しきい値電圧との差が縮んでゲート遅延が伸びます。設計では最悪の電圧降下を見込んで余裕を積みます。

トランジスタの駆動力は、ゲート電圧としきい値電圧の差で決まります。届く電源電圧が下がるとこの差が縮み、流せる電流が減って、次の段を充放電する時間が伸びます。これがゲート遅延の増加で、タイミングの余裕を削ります。

設計では、最悪の電圧降下を見込んで動作電圧に余裕を積みます。余裕を積むほど消費電力は増えるため、どこまで積むかが判断になります。

裏から配ると、面積と電圧が同時に良くなる

Section titled “裏から配ると、面積と電圧が同時に良くなる”

imecが電源を裏面へ移した設計では、電圧降下が122mV下がり、面積は合計で22%減りました1。電源がトランジスタの真下から届いて経路が短く太くなり、表側の層を信号だけに使えるためです。

実現には工程が要ります。直径20nm・ピッチ120nmの裏面ビアと、極端なウェーハ薄化です。

配線とセルの微細化が、降下の条件を厳しくする

Section titled “配線とセルの微細化が、降下の条件を厳しくする”

線が細くなるほど実効の抵抗率が上がり、同じ電流を流しても降下する電圧は大きくなります。セルの側も詰まり、標準セルは4T以下で設計されます2。セルが狭いほど、電源の線に割ける幅も狭まります。

微細化を進めるほど、電源をどこから配るかが設計の判断になります。裏面からの供給が検討されるのは、この事情からです。

電気的な余裕は、面積か電力か工程で買う

Section titled “電気的な余裕は、面積か電力か工程で買う”

電源の線を太くすれば降下は減りますが、信号へ回せる場所が狭まります。動作電圧を上げれば余裕は出るものの、消費電力が電圧の二乗で増えます。裏面から配れば面積と電圧の両方が良くなる代わりに、薄化と裏面配線という工程が丸ごと増えます。

IRドロップとは何ですか?

配線の抵抗と流れる電流の積のぶんだけ、届く電源電圧が下がる現象です。名前は抵抗 R と電流 I の積から来ています。

どこで大きくなりますか?

電源パッドから遠いセルほど、経路の抵抗が積み上がるため大きくなります。電流が集中する場所でも大きく出ます。

何が問題になりますか?

届く電圧が下がるとしきい値電圧との差が縮み、ゲートの遅延が伸びて、タイミングの余裕を削ります。

どのくらい改善しますか?

imecが電源を裏面へ移した設計では、電圧降下が122mV下がりました。

なぜ裏から配ると減りますか?

電源がトランジスタの真下から届くため、経路が短くなるからです。太い線を通す余地も増えます。

設計ではどう見積もりますか?

最悪の電圧降下を見込んで動作電圧に余裕を積みます。余裕を積むほど消費電力が増えます。

配線の微細化とも関係しますか?

します。線が細くなるほど実効抵抗が上がるため、同じ電流でも降下が大きくなります。

2件を表示
  1. 1
  2. 2