ASICとは

THEME 08 デバイスと回路 · 設計・アーキテクチャApplication Specific Integrated Circuit

← 07THEME 08 デバイスと回路09 →

ASIC（Application Specific Integrated Circuit）とは、顧客の特定の要求に合わせてカスタムまたはセミカスタムで作られた半導体デバイスです。 用途を1つに絞って余分な回路を削り、そのかわり製造した時点で回路が固定されます。

汎用の余りを削り、そのかわり回路は製造時に固定される

汎用のプロセッサは、多くの用途で動くよう作られています。どんな命令が来ても対応できるかわりに、実際に使う機能はそのうちの一部で、残りの回路も面積を占め、待機電力を消費します。ASICは、この余りを削ります。用途が1つに決まっているなら、その用途に必要な回路だけを載せ、汎用のための仕組みは省けます。同じ動作を、より小さな面積と低い消費電力で実行します。

残りの回路も面積を占め、待機電力を消費します

汎用のプロセッサは多くの用途に備えるため、実際に使う機能は一部にとどまり、残りの回路も面積を占めて待機電力を消費します。ASICは用途を1つに絞り、必要な回路だけを載せるので、同じ動作をより小さな面積と低い消費電力で実行します。

そのかわり、回路は製造した時点で固定されます。仕様が変わったときに対応する手段は、設計をやり直して作り直すことだけです。専用化で得た効率と引き換えに、柔軟性を手放しています。

ゲートアレイは、配線前のマスタウェハを全顧客で共有する

1つの顧客のためだけに設計からマスクまで一式を用意すれば、その費用はその顧客の数量だけで回収することになります。ここを丸ごと個別に流すかぎり、専用品は割高なままです。

ゲートアレイは、この費用を分割する工夫です。ゲートアレイは最初期のセミカスタムICで、基本セルがあらかじめ作り込まれ、相互配線だけを残した状態のマスタウェハを使います¹。トランジスタを作るまでの工程はどの顧客でも同じなので、先にまとめて流しておけます。顧客ごとに変えるのは配線の層だけで、そこから先だけを個別に流せば済みます。前半を共通化した分、費用も納期も圧縮されます。

どこまで共通で作り、どこから顧客ごとにするか

ゲートアレイは基本セルを作り込んだ未配線のマスタウェハを共通で用意し、配線の層だけを顧客ごとに変えます。専用品でありながら前半の工程を作り置きできる構造です。

ASICの系譜は、どこまで作り置き、どこから顧客ごとにするか、つまり共通の工程から顧客ごとの工程へどこで切り替えるかの歴史でもあります。

スタンダードセルから後の方式は、共通にする層の範囲を動かした

ゲートアレイが顧客ごとにするのは配線の層だけなので、基本セルの並び方は全顧客で共通のままです。顧客ごとの回路で余ったセルは、空いたまま面積を占めます。

スタンダードセルは、あらかじめ設計され標準化された機能セルを組み合わせて相互配線し、1チップのシステムを実現するセミカスタムLSIの一種です²。各機能セルが最適に設計されているため、ゲートアレイよりチップの占有面積を効率よく使えます。JEITA³の用語ではセルベースICと呼び、事前に用意したセルを組み合わせて目的のICを開発する方式で、スタンダードセルはその別名です。面積効率と引き換えに手放すのは作り置きです。セルの組み合わせを取り替えるとトランジスタの層から作り直しになるので、マスクは一式そろえ直します。

その中間を埋めるのがエンベデッドアレイで、ゲートアレイとスタンダードセルの利点を合わせたASICの変種です⁴。ゲートアレイへ機能ブロックを組み込んで特定用途向けとしたICで、RAMやROM、CPUを効率よく内蔵できるのが特長です。

後年のストラクチャードASICは、チップの微細化が続き製品サイクルが短くなったことへの答えとして登場しました。あらかじめ決まった層をいくつか使うことで、マスクとマスク開発の費用を下げ、開発を速めます。4つの方式の違いは、全顧客で共通にする層をどこまでとするか、その1点に集まります。

「ASIC」は広くも狭くも使われ、ASCPは1社向け、ASSPは複数ユーザ向け

ASICは特定用途向けICですが、その語の指す範囲は多様です。広い意味では、特定用途向けに専用の機能を持つICをすべて含みます。狭い意味では、ユーザ固有の仕様を持つ専用ICを指し、ゲートアレイやセルベースIC、PLD（ユーザが後から論理内容を設定できるセミカスタムIC）が代表的な製品です。FPGAはこのPLDの一種です。冒頭に書いた、顧客の特定の要求に合わせたカスタムまたはセミカスタムという言い方も、狭い側にあたります。

ASCP（application specific custom product）は特定顧客向けの特定用途ICで、カスタムICとも呼びます。フルカスタムICとセミカスタムICがあり、後者にゲートアレイやセルベースICが入ります。一般に、ASCPをASICと表現するケースが多くあります。ASSP（application specific standard product）は特定用途向け専用標準ICで、半導体メーカが主体となって各応用機器向けに特化して設計・開発し、標準ICとして複数ユーザを対象に出荷されます。

製品ページに「ASIC」と書かれていても、それが1社のために作られたASCPか、特定用途向けに設計されて誰でも買えるASSPかは、その語から判別しにくいところです。大規模なASICをシステムLSIと呼ぶ場合もあります。

仕様からネットリストまでは、FPGAと同じ道を通る

仕様から製造までは、次の順に形になります。

システム設計：1個のチップへ持たせる機能や構成を定める最上位の工程です。ハードウェアとソフトウェアの分担を定めるアーキテクチャ設計が要になります。
機能設計：システム仕様に基づいて、そのICへどんな機能を持たせるかを設計します。
論理設計・論理合成：HDL（ハードウェア記述言語）やRTL（レジスタ伝送レベル。論理回路をレジスタ間の動作として表現する記述の水準）で書いた記述を入力すると、論理合成が、その半導体製造技術のもとで最適なゲートレベル論理回路を自動生成します。
ネットリスト：論理合成の出力にあたる回路データで、ゲートの情報と、ゲート同士のつなぎ方が記述されています。
レイアウト設計・物理設計：チップ上へ回路ブロックを配置し配線します。フロアプランで回路ブロックの概略の配置を先に定め、物理設計でトランジスタや配線を物理的な構成要素へ対応させます。物理設計は通常、レイアウト設計とマスク設計の両方を含みます。
フォトマスク：石英製の板の表面にクロムなどで回路パターンを形成したもので、露光工程でウェーハ上へパターンを転写します。

ネットリストを用いて、ASICのマスクパターン設計やFPGAへの回路形成を行います。仕様からネットリストまでは共通で、その先の行き先だけが違います。

仕様からネットリストまでは共通、その先の行き先だけが違います

システム設計から論理合成までを通ってネットリストへ至る道は、ASICもFPGAも共通です。同じ回路データを、ASICはマスクパターン設計へ、FPGAはチップへの回路形成へ渡します。ASICの変更が作り直しになるのは、この先で回路が形として焼き付くためです。

回路の規模が大きくなると、この道筋を毎回ゼロから通る時間が重荷になります。システムLSIは回路規模が大きく設計に時間がかかるため、動作を確かめ済みの既存の回路ブロックを再利用する方法が要になりました。この再利用する回路ブロックがIP（Intellectual Property：設計資産）で、CPUやメモリなど、ICを構成する機能ブロックを指します。道具の側も自動化が進み、EDA（Electronic Design Automation）は半導体と電子回路を自動で設計するコンピュータ支援の工程です。論理シミュレーション、回路解析、デバイス解析、配置・配線設計、マスクパターン作成、テストパターン作成といった各段階でEDAツールが使われます。

作る数が多いほどASICが有利になる

FPGAは、高集積で優れた機能と多数のI/Oを持つセミカスタムICの一種です¹。ASICと同じセミカスタムの系譜にありながら、性格は大きく違います。ASICは製造した時点で回路が固定されるかわりに、量産する数が多いほど初期費用が1個あたりへ薄まり、単価が下がります。

判断の軸は数量です。作る数が少なければ初期費用の重さが単価を押し上げ、多ければ1個あたりの安さが総額を下げます。どこで逆転するかは、設計の規模と製造の世代によって動きます。

回路が固定されるので、誤りは製造前の検証で捕まえる

ASICでは、誤りを直せる場所は製造の前へ集まります。設計検証は、ICの各設計工程における設計の誤りや漏れの検出と、設計完成度の確かめです。段階ごとに使う道具は別で、仕様レベルや機能レベルには機能レベルシミュレータ、論理レベルには論理シミュレータ、トランジスタ回路レベルには回路シミュレータ、マスクレイアウトレベルにはDRCとLVSを使います。

DRC（design rule check）は、マスクデータを検証するEDAソフトウェアで、マスク設計基準に対してマスクレイアウトの違反箇所を検出します。設計基準（デザインルール）は、ICを設計するときの素子各部の平面的な寸法や相互の位置関係、素子間の立体的な位置関係などを定めた基本規則です。LVS（layout versus schematic）は、設計された入力回路図とマスクレイアウトとを信号名などを手がかりに検証し、マスク設計工程の完成度を高めます。

テストの側にも自動化があります。ATPG（自動テストパターン生成）は、ICの回路故障を検出するテストパターンを自動的に発生させる技術です。システムLSI（SoC）のような大規模ICを設計する場合にはATPGが必須になっており、現在は論理合成と同時にテストパターンを発生できるところまで進みました。

検証を早い工程へ移すのは、HDLを用いたトップダウン設計手法なら、機能設計段階での設計検証（HDLシミュレーション）によって、設計の早い段階で高い設計品質と短い設計期間を確保できるためです。ここを通り抜けた誤りが製造後に見つかれば、マスクから作り直すことになります。書き換えられるFPGAとの費用の差が最も大きく開くのは、この場面です。

渡せる形で区切れるから、設計と製造を別の会社に分けられる

ASICの1個には、仕様を持つ顧客、設計する側、製造する側の3つが並び、同じ会社のこともあれば別々のこともあります。半導体メーカの形態は次の3つです。

IDM（垂直統合型半導体メーカ）：自社で製造設備を持ち、設計、製造、販売、サポートまでを一貫して行う形態です。
ファブレスメーカ：自社で製造工程（FAB）を持たず、マーケティング、開発、セールスを行う形態です。製造はファウンドリなどの他の半導体メーカへ委託し、製造工程への膨大な設備投資を回避して、優れたアイデアと設計能力でビジネスを行います。
ファウンドリ：ファブレスメーカやIDMから半導体の設計データ、マスク、製造プロセス条件などを受け取り、前工程の製造を行う形態です。先端投資を積極的に行い、製造技術で優位性を発揮します。

この分担が成り立つのは、ASICの設計が最後に、設計データ、マスク、製造プロセス条件という受け渡し可能な形へ落ちるからです。ゲートアレイが前半の工程を全顧客で共通にしたのと同じく、どこで区切れば渡せるかが、ASICという作り方の形をつくっています。

よくある質問（FAQ）

ASICとは何ですか？

顧客の特定の要求に合わせて、カスタムまたはセミカスタムで作られた半導体デバイスの一種です。

汎用のチップと何が違いますか？

想定する用途の幅です。汎用品は多くの用途で動くよう作られ、ASICは1つの用途へ絞って作られます。載せる機能を1つの用途ぶんに絞れるので、面積も消費電力も削れます。

ゲートアレイとは何ですか？

最初期のセミカスタムICで、基本セルがあらかじめ作り込まれ、相互配線だけを残した状態のマスタウェハを使います。

なぜ配線前の状態でウェーハを作りためるのですか？

工程の大半を共通化できるためです。トランジスタを作るまでの工程は全顧客で同じにしておき、配線の層だけを顧客ごとに変えるので、専用品でありながら前半の工程を先に流しておけます。

セミカスタムとフルカスタムの違いは何ですか？

設計者が自由にレイアウトできる範囲です。フルカスタムはトランジスタ1つずつのレイアウトから作り込み、セミカスタムはあらかじめ用意された部品を組み合わせます。自由度と、設計にかかる時間・費用の交換になります。

FPGAとどう使い分けますか？

量産する数と、後から回路を変える必要があるかで選びます。FPGAは高集積で優れた機能と多数のI/Oを持つセミカスタムICの一種です。ASICは製造した時点で回路が固定され、量産数が多いほど1個あたりの費用が下がります。

ASSPとASICはどこが違いますか？

出荷する相手です。ASSP（特定用途向け専用標準IC）は、半導体メーカが主体となって各応用機器向けに特化して設計・開発し、標準ICとして複数ユーザへ出荷するICです。1社の仕様に合わせるASCP（特定顧客向けの特定用途IC、カスタムICとも呼びます）と並ぶ、ASICの中の一区分です。

スタンダードセルとゲートアレイでは、どちらが小さく作れますか？

スタンダードセルです。各機能セルが最適に設計されているため、ゲートアレイよりチップの占有面積を効率よく使えます。そのかわり、配線層だけを顧客ごとにするゲートアレイの近道は手放します。

ネットリストとは何ですか？

ゲートの情報とゲート同士のつなぎ方が記述された回路データで、これを用いてASICのマスクパターン設計やFPGAへの回路形成を行います。ASICとFPGAは、この回路データまで同じ道を通ります。

ASICは誰が製造しますか？

設計する側と製造する側が別会社のこともあります。ファブレスメーカは製造工程を社外へ委託し、ファウンドリはファブレスメーカやIDMから設計データ・マスク・製造プロセス条件などを受け取って前工程の製造を行います。設計から製造、販売、サポートまでを一貫して行う形態はIDM（垂直統合型半導体メーカ）です。

製造した後に設計の誤りが見つかったらどうなりますか？

マスクから作り直すことになります。ASICは製造した時点で回路が固定されるため、誤りを直せる場所は製造の前にあります。設計検証は各設計工程での設計の誤り・漏れの検出と設計完成度の確かめで、マスクレイアウトの段階ではDRC（マスク設計基準に対する違反の検出）とLVS（回路図とマスクレイアウトが一致するかの検証）を使います。

比較・違いを学ぶ

FPGAとは── 作った後で回路を変えられる側

出典

5件を表示

1
東京エレクトロン：用語集「Gate Array / FPGA」tel.com a b
2
東京エレクトロン：用語集「Standard Cell / System LSI / Structured ASIC」tel.com ↩
3
JEITA半導体部会：JEITA 半導体用語集semicon.jeita.or.jp ↩
4
東京エレクトロン：用語集「EDA / Embedded Array」tel.com ↩
5
東京エレクトロン：用語集「ASIC」tel.com