High-k材料とは

THEME 03 トランジスタ形成 · プロセスノード・デバイス構造High-K Material

← 02THEME 03 トランジスタ形成04 →

High-k材料とは、高い誘電率（k）を持つ材料です。 誘電率が高いぶん膜を厚くでき、薄くしすぎたゲート絶縁膜で電子が通り抜ける問題を、ゲートの働きを保ったまま抑えます。ただし絶縁膜だけを替えて済む話ではなく、その上の電極は金属へ、成膜はALDへと、周りの選択まで一緒に動きます。

薄くする道の終点を、誘電率で迂回する

MOSFETのゲートは、絶縁膜を挟んでチャネルへ電界を届けます。届く電界は膜が薄いほど強いので、微細化とともにこの膜は薄くされてきました。ところが原子数個分の厚みまで来ると、電子が膜を通り抜けるようになります。絶縁膜が絶縁しなくなり、待機しているだけで電力が漏れます。Intelの65nm世代のゲート絶縁膜は、原子5層ぶんの厚みでした¹。NISTも、ゲートに使う業界標準のSiO2は物理的な限界に近づいており、より誘電率の高い新材料で置き換える必要があるとしています²。

High-k材料は、この行き止まりを迂回します。電界を届ける能力は、膜の厚みだけでなく誘電率にも比例します。誘電率の高い材料を使えば同じ働きを保ったまま膜を厚く戻せ、厚みが戻れば電子は通り抜けにくくなります。

kは比誘電率と呼ばれる目盛りで、その材料がどれだけ電荷を蓄えられるかを表します。基準となる空気が1.0、二酸化ケイ素（SiO2）が3.9で、酸化ハフニウム（HfO2）・酸化ジルコニウム（ZrO2）・酸化チタン（TiO2）といったHigh-k材料は3.9より高いkを持ちます³。長いあいだゲート絶縁膜がSiO2だったので、3.9より上かどうかがHigh-kと呼ぶ目印になります。

kが4倍なら、4倍厚くしても電気的な厚みは同じ

kの高い材料なら、旧材料と新材料のkの比のぶんだけ物理的に厚くしても、電気的な厚みは同じに保てます³。kが3.9のおよそ4倍の材料へ替えれば、膜の物理的な厚みもおよそ4倍にできます。それでも、ゲートがチャネルへ届ける電界の強さを左右する電気的な厚みは同じです。設計から見た性能はそのままで、電子から見た壁だけが4倍になる取引です。

ゲートが薄くなりすぎると、電子や正孔が膜の向こう側に居る確率が統計的に生じます³。これが量子力学的なトンネル現象で、ゲートリークの正体です。膜を厚くすればトンネル電流は小さくなりますが、従来の材料では電気的な厚みも一緒に増えて性能が落ちました。High-k材料は、この引き換えを解きます。Intelは45nm世代でハフニウム系のHigh-k膜とメタルゲートを同時に導入し、NMOSのゲートリークを25倍超、PMOSのゲートリークを1000倍超低減したとしています。

同じ電気的な厚みの2つの膜

kがおよそ4倍の材料なら、膜をおよそ4倍厚くしても電気的な厚みはSiO2と同じです。膜が厚くなったぶん、電子は通り抜けにくくなります。

High-kとlow-kは、同じ誘電率で求める向きが逆

用語集ではHigh-kのすぐ隣にlow-kが並び、名前が似ているうえどちらも誘電率の話なので、混同が起きます。low-k膜はチップ上の配線を絶縁する膜で、high-k膜と取り違えやすい相手です¹。違いは3つあります。

1つ目は使う場所です。High-k膜はトランジスタのゲート絶縁膜としてチャネルのすぐ上に入り、low-k膜は配線どうしの間を埋めます。前者は前工程の前半、後者は前工程の後半で作られる層です。2つ目は求める向きです。ゲートでは容量を稼ぎたいのでkを高くします。配線では、配線どうしの間にできる寄生容量を小さくして信号を速く伝えたいので、kを低くします。low-k膜は従来のシリコン酸化膜より寄生容量が小さく、配線遅延の低減に有効です⁴。3つ目は相手にしている困りごとで、ゲート側はトンネル電流、配線側は配線遅延です。

比誘電率kの目盛り

SiO2の3.9を境に、低い側は配線を絶縁するlow-k、高い側はゲートとDRAMキャパシタに使うHigh-kです。ゲートは容量を稼ぐためにkを上げ、配線は寄生容量を減らすためにkを下げます。

ロジックもDRAMも、限られた面積で容量を稼ぎたい

High-k材料は、トランジスタ性能とDRAMの容量を高めるために、ロジックのゲートとDRAMキャパシタの誘電体膜に使われます⁴。用途は2つでも、求めているものは「限られた面積で容量を稼ぎたい」という同じ要求です。

ロジックのゲートでは、容量が大きいほどゲートがチャネルを支配する力が強くなり、微細化でチャネルが短くなるほどこの支配力が要ります。DRAMのキャパシタでは、容量がそのまま蓄えられる電荷の量です。DRAMのセルは電荷の有無で1と0を表すので、蓄えられる量が減れば読み出しの余裕が減り、リフレッシュの間隔も短くなります。セルを小さくしても容量を保つという要求に、誘電率を上げるという同じ答えが使われています。

絶縁膜をHigh-kに替えると、電極も金属へ替わる

HKMGは、High-k絶縁膜とメタルゲートを組み合わせた構成です。Samsungのファウンドリは、HKMGとFinFETからEUVとGAAへという技術の流れを挙げています⁵。従来のポリシリコンゲートとHigh-k膜の組み合わせでは界面に不都合が生じるため、電極側も金属へ替えることになります。膜の材料を替えたことが、その上に載る電極の材料選択にも波及した例です。

不都合の1つ目は、しきい値電圧のピン留め（threshold voltage pinning）で、フェルミレベルピニングとも呼ばれます。しきい値電圧はトランジスタのオンとオフの境目になる電圧で、ゲート絶縁膜と電極の界面に生じる欠陥のせいで、この電圧を低い値へ合わせるのが難しくなります¹。高い性能には低いしきい値電圧が要るので、これは困ります。電極を特定の金属へ替えるとこの症状は解消し、選ぶ金属はNMOSとPMOSで別になります。

2つ目はフォノン散乱（phonon scattering）です。結晶の格子振動が電子の進路を乱す現象で、電子の動きやすさ（移動度）を制限し、そのぶん性能を下げます。これも、適切なプロセス条件のもとで電極を特定の金属へ替えると解消します。

電極を金属へ替える理由は、電極そのものの性質にもあります。ポリシリコンは不純物を入れた半導体なので、電圧をかけると電極の側にも空乏層ができ、そのぶん反転層の電荷と容量が目減りします³。電極を金属へ替えると、この目減りが消えます。

ポリシリコン電極とメタルゲート

ポリシリコン電極では、電極側の空乏層、界面でのしきい値電圧のピン留め、チャネルでのフォノン散乱が起きます。電極を特定の金属へ替えると、適切なプロセス条件のもとでどれも解消します。

HKMGという名前は、High-k膜とメタルゲートという一連の変更をひとつにまとめた呼び方です。ゲート絶縁膜の材料を替える判断は、電極の材料、NMOSとPMOSで金属を作り分ける工程、そのための熱の順序まで含んだ判断になります。ASMは、メタルゲートの仕事関数を調整するためのHigh-kのキャップ層⁶も同じ装置で成膜できるとしています。

数nmの膜は、ALDで原子層の単位に刻んで積む

数nmの膜を、ウェーハの全面で厚みを揃えて付ける必要があり、ここでALD（原子層堆積）が使われます。原料ガスを1層ずつ吸着させて積むので、厚みを原子層の単位で刻めます。ASMのALD装置Pulsarは、CMOSトランジスタのHigh-kメタルゲート向けに、酸化ハフニウム（hafnium oxide）とハフニウムシリケート（hafnium silicate）のHigh-k膜を成膜します⁶。ASMは、Pulsarがトランジスタのゲートをハフニウム系のHigh-k膜へ切り替える助けになり⁶、今はFinFETのような3次元のトランジスタ構造の性能要件に使われているとしています。原料については、液体のプリカーサより膜の特性が良いと同社がする固体原料を、ガスとして送り込む設計です。

ハフニウム系の膜は、成膜の条件で中身が変わります。NISTはパルスレーザー堆積でHfO2とZrO2の混合比を変えたハフニウム系の膜をSi単結晶基板に作り、X線吸収微細構造（XAFS）でHfの周りの局所構造を調べ、基板温度やHfO2とZrO2の比と対応づけました²。

High-k材料という一語の裏には、少なくとも3つの選択がセットで入っています。材料としてのハフニウム系酸化物、それを数nmの精度で積むALD、そしてその上に載るメタルゲートです。用語としては材料の話ですが、現場では材料・装置・電極を束にした選択になります。

よくある質問（FAQ）

High-k材料とは何ですか？

高い誘電率（k）を持つ材料です。トランジスタ性能とDRAMの容量を高めるため、ロジックのゲートとDRAMキャパシタの誘電体膜に使われます。

誘電率が高いと何が良いのですか？

同じ容量をより厚い膜で作れます。容量は誘電率と面積に比例し、厚みに反比例するため、誘電率を上げた分だけ厚みを戻せます。

なぜ厚みを増やしたいのですか？

薄くしすぎると電子が膜を通り抜けるためです。ゲート絶縁膜は電流を遮る役ですが、原子数個分まで薄くなると量子力学的に電子が漏れ出し、待機時の消費電力が増えます。

どこに使われますか？

ロジックのゲートとDRAMのキャパシタです。片方はゲートの制御力を保つため、もう片方は蓄える電荷量を確保するためで、どちらも限られた面積で容量を稼ぐという同じ要求です。

HKMGとは何ですか？

High-k絶縁膜とメタルゲートを組み合わせた構成です。Samsungのファウンドリは、HKMGとFinFETからEUVとGAAへという技術の流れを挙げています。

なぜゲートも金属へ替えるのですか？

High-k膜と従来のポリシリコンゲートの組み合わせでは、界面で不都合が生じるためです。膜の材料を替えたことが、その上に載る電極の材料選択にも波及しました。

kの値は材料でどれくらい違いますか？

基準の空気が1.0、二酸化ケイ素（SiO2）が3.9です。酸化ハフニウム（HfO2）・酸化ジルコニウム（ZrO2）・酸化チタン（TiO2）などのHigh-k材料は、3.9より高いkを持ちます。

膜の厚みはどれくらい増やせますか？

旧材料と新材料のkの比のぶんだけ物理的に厚くしても、電気的な厚みは同じに保てます。kが3.9のおよそ4倍の材料なら、物理的な厚みもおよそ4倍が目安です。

High-kにするとリーク電流はどれくらい減りますか？

Intelは45nm世代でハフニウム系のHigh-k膜とメタルゲートを同時に導入し、NMOSのゲートリークを25倍超、PMOSのゲートリークを1000倍超低減したとしています。

メタルゲートに替えると具体的に何が直りますか？

しきい値電圧のピン留め（フェルミレベルピニング）とフォノン散乱です。どちらもHigh-k膜とポリシリコン電極の組み合わせで起き、前者はしきい値電圧を低く合わせるのを難しくし、後者は電子の移動度を制限します。電極を特定の金属へ替えると、どちらも解消します。

High-k膜はどうやって成膜しますか？

ALDで成膜します。ASMのALD装置Pulsarは、CMOSトランジスタのHigh-kメタルゲート向けに、酸化ハフニウムとハフニウムシリケートのHigh-k膜を成膜します。

low-kとHigh-kは逆のものですか？

使う場所も求める向きも逆です。low-k膜はチップ上の配線を絶縁する膜で、high-k膜と混同しやすい相手です。ゲート絶縁膜ではkが高いほど良く、配線ではkが低いほど信号が速く伝わります。

比較・違いを学ぶ

MOSFETとは── ゲート絶縁膜が担う役

出典

6件を表示

1
Intel：High-k, Metal Gate Transistor Glossary of Termsintel.com a b c
2
米国国立標準技術研究所（NIST）：Pulsed Laser Deposition and Characterization of Hf-based High-k Dielectric Thin Filmsnist.gov a b
3
Intel：High-k and Metal Gate Transistor Researchintel.com a b c d
4
東京エレクトロン：High-K Materialtel.com a b
5
Samsung Foundry：Process Technologysemiconductor.samsung.com ↩
6
ASM：Pulsar XP ALDasm.com a b c