電荷トラップとは

← 06THEME 07 テスト・信頼性08 →

電荷トラップとは、ゲート絶縁膜の中にある欠陥が、通り抜けようとする電子やホールを捕まえてしばらく保持し、やがて放す現象です。 捕まっている間、膜の中に余分な電荷が留まった状態になります。電荷の捕獲と放出は、MOSFETの性能と信頼性に影響するありふれた現象です¹。

界面準位は界面の未結合手、電荷トラップは膜の中の欠陥です。戻る速さが桁で違い、測定のやり方によってどちらを観測しているかが変わるため、この区別の難しさが劣化の評価を複雑にしています。

捕獲は欠陥とキャリアの間の確率的なやり取りで起こる

電荷トラップは確率的な過程で、欠陥と電荷の供給源との間でキャリアをやり取りすることを指します²。どの瞬間に捕まり、いつ放すかは決まっておらず、確率で起こります。かかっているバイアスと温度、そして欠陥ごとのトラップ準位や緩和エネルギーといった固有の性質が、その動きを決めます。アクセプタ型の欠陥は捕獲で電子を受け取って負に帯電し、ドナー型の欠陥は電子を手放して正に帯電します。

膜中の欠陥と界面

アクセプタ型の欠陥は電子を受け取って負に、ドナー型の欠陥は電子を手放して正に帯電します。どちらも膜の中にあり、Siとの境目にある界面準位とは場所が違います。

膜中のトラップはすぐ戻り、界面の未結合手は水素が戻るまで残る

膜中の欠陥は、捕まえるのも放すのも速く、外部の条件が変わればすぐに応じます。いっぽう界面の未結合手が埋まるのは、水素が戻ってきたときだけです。

NBTIでは、界面準位の増加と酸化膜中の正電荷の増加がほぼ同じ速さで進みます³。同じストレスで両方が生まれるので、観測されるしきい値電圧の変化は2つの合計です。分けて考えるのは対策が異なるからで、界面準位は水素アニールと界面の作り方で、膜中のトラップは成膜条件と膜の質で減ります。

分けて数えるのは測定の側でも難しい作業です。負バイアスでの熱刺激電流（TSC）測定と容量電圧（C-V）測定を組み合わせると、酸化膜中に捕まった電子の密度を自己無撞着に見積もれます⁴。ところが捕まった電子の多くが酸化膜の内部にあるのか、ボーダートラップにあるのかを決められないかぎり、正電荷の密度は一意に見積もれないとされています。

測定までの待ち時間が長いほど、劣化量は小さく出る

応力を止めた瞬間から、捕まっていた電荷は放出され始めます。そのため、しきい値電圧の変化は待ち時間が長いほど小さく出ます。1ミリ秒後に測るか1000秒後に測るかで、観測される値が変わります。マイクロ秒レベルの短時間測定技術によって、従来は観測できなかった速い劣化と回復が見つかり、劣化メカニズムの見直しが進んでいます⁵。

測定の遅れと劣化量

捕まった電荷は応力を止めた瞬間から放出されるため、1ミリ秒後の測定より1000秒後の測定のほうが劣化量は小さく出ます。

この事情は、寿命の見積もりに直接響きます。遅い測定で得た小さな劣化量をそのまま10年へ外挿すると、速い成分を落としたまま安全側だと読み違えます。劣化量には、測定法と遅れ時間を併記することが前提です。

捕まった電荷は、一様なシートではなく周りの電場を局所的に変える

酸化膜に捕まった電荷は、重心の位置に置いた薄い一様な電荷のシートとして扱うのが標準的なやり方です¹。この近似では、酸化膜の中と界面近くの半導体で、バンドが一様に曲がることになります。NISTの研究者は、物理的には捕まった電荷の強い電場がそのすぐ周りの静電状態を大きく変えるとして、シート電荷近似を使わずに捕獲と放出の動きを考え直しています。

シート近似と点電荷

標準的なシート電荷近似では膜の中のバンドが一様に曲がりますが、実際の捕獲電荷は強い電場ですぐ周りの静電状態を大きく変えます。

high-k膜では、nチャネルのPBTIが加わる

SiO2のゲート絶縁膜では、pチャネルのNBTIが主な問題でした。high-k膜を使うと膜中の電子トラップが増え、nチャネルへ正バイアスをかけたときの劣化、すなわちPBTIが観測されます。日本電子部品信頼性センターの報告書は、high-k膜のBTIを独立した章に分け⁵、電子トラップの存在とPBTI、速いトラッピングと遅い現象、high-kとSiO2の劣化の差を並べています。

膜を替えると、劣化の支配的な機構も替わります。ゲートスタックを設計するときは、リーク電流と実効酸化膜厚に加えて、どのトラップが増えるかまで測る必要があります。

1個のトラップが、ドレイン電流を段階的に動かす

トランジスタが小さくなると、ゲートの下にあるトラップの実数が減ります。数が減るほど平均で均されにくくなり、1個の捕獲と放出がドレイン電流の段差として観測されます。これがランダムテレグラフノイズです。同じ物理が、多数個の平均では経年劣化、1個の挙動ではノイズとして観測されます。

設計の側では、この2つを別の項目へ分けます。経年劣化はしきい値電圧の余裕に積み、ノイズはセンスアンプや受信回路の合否条件に積みます。

低温でも捕獲は止まりません。原子核のトンネル効果によって、電荷トラップは極低温でも起こります²。4 Kに近づくと原子核のトンネルが温度によらなくなり、遷移はアレニウス型から外れます。捕獲の速さは、極低温まで含めて非放射マルチフォノン（NMP）モデルで近似できます。量子コンピュータに関わる用途では、電荷トラップから来る雑音はqubitの忠実度を下げうるため、非常に重要な問題になります。

high-k膜も膜厚も測定速度も、得るものと払うものが対になる

high-k膜は同じ実効酸化膜厚でリーク電流を下げますが、膜中の電子トラップを増やして、nチャネル側の劣化を持ち込みます。膜を厚くすればトラップの総数は増え、薄くすれば1個あたりの影響が大きくなります。測定を速くすれば速い成分まで観測できますが、装置と手間の負担が増えます。

よくある質問（FAQ）

電荷トラップとは何ですか？

ゲート絶縁膜の中にある欠陥が、通り抜けようとする電子やホールを捕まえて、しばらくしてから放す現象です。欠陥とキャリアの供給源との間で電荷をやり取りする確率的な過程で、捕まっている間は膜の中に電荷がある状態になります。

界面準位と何が違いますか？

場所です。界面準位はSiと絶縁膜の境目、電荷トラップは膜の中です。膜中のほうが捕獲も放出も速く、応力を止めた直後から戻ります。

なぜ測定の待ち時間が問題になりますか？

捕まった電荷は応力を止めた瞬間から放出され始めるためです。1ミリ秒後に測るか1000秒後に測るかで、観測されるしきい値電圧の変化が変わります。

high-k 膜で目立ちますか？

high-k膜では電子トラップが多く、nチャネルでPBTIとして観測されます。国内の公開報告書もhigh-k膜のBTIを独立した章に分けています。

1 個でも影響しますか？

はい。微細なトランジスタでは、1個のトラップの捕獲と放出がドレイン電流を段階的に動かします。これがランダムテレグラフノイズで、量子コンピュータ向けの用途ではqubitの忠実度を下げうる雑音として重要な問題になります。

減らす手はありますか？

膜中の欠陥を減らします。成膜の条件、後処理のアニール、界面の前処理で、酸素欠損や水酸基を減らします。

設計ではどう見積もりますか？

経年のしきい値電圧変動として余裕に積みます。回復する成分があるため、直流の最悪値をそのまま使うと過剰に厳しい条件になります。

比較・違いを学ぶ

界面準位とは── 界面で起きる、戻りにくい欠陥
NBTI とは── トラップと界面準位を同時に作る応力条件
ランダムテレグラフノイズとは── トラップ 1 個が観測される領域での挙動
ゲートスタックとは── どの膜を選ぶとどのトラップが増えるかの設計

出典

5件を表示