EOT（等価酸化膜厚）とは

THEME 09 工場と産業 · 基礎概念Equivalent Oxide Thickness

← 08THEME 09 工場と産業

EOT（等価酸化膜厚）とは、同じゲート絶縁膜容量をSiO2だけで作った場合に何nmに相当するかを表す膜厚です。 誘電率の高い材料なら、物理的に厚い膜でも容量の側では薄いSiO2と同じ働きをします。

厚さと容量を別々の数字で持つのは、物理的な厚さがリーク電流を、容量に換算した厚さが静電制御を受け持つからです。

SiO2は1〜2nmでリークが増えたので、厚い膜で同じ容量を作る

容量を保ったまま、膜を厚くする指標です

同じゲート絶縁膜容量を、誘電率の高い材料なら厚い膜で作れます。厚さが稼げる分だけトンネルリーク電流が下がり、容量の側はSiO2何nm相当かという等価酸化膜厚で表します。

しきい値電圧に影響する因子としてゲート絶縁膜容量があり、これを大きくしてチャネルとゲートの容量結合を支配的にすると¹短チャネル効果を抑えられます。最もシンプルな方法はゲート絶縁膜を薄くすることです。ところが1〜2nmの膜厚になると、ゲート酸化膜であるSiO2でのトンネルリーク電流が増大するため、膜厚のほかに絶縁膜の誘電率を高める方法もとられるようになりました。はじめは窒素を添加したSiON、最近ではHfO2などの金属酸化膜です。

誘電率が高ければ、同じ容量をより厚い膜で作れます。厚さが稼げた分だけトンネルリークは下がり、容量の側はSiO2何nm相当かという1つの数字で表せます。これがhigh-k膜を使う理由です。

界面層はEOTへほぼそのまま足されるので、下限になる

容量を作る層と、抵抗を下げる層は別です

界面層とHfO2が容量を作り、その上の金属4層は抵抗を下げます。等価酸化膜厚へ加わるのは上の2層だけで、残りは電極としての役です。

中国科学院微電子研究所のグループが2017年に公開した22nm PMOSの論文では、ダミーゲートのポリSiと酸化膜を除去したあと、約8Å厚の界面層の上へ²ALDで20ÅのHfO2層を成膜しています。high-k膜をSi表面へ直接付ける代わりに、薄い界面層を挟む構成です。

界面層は誘電率が低いため、EOTへはほぼそのままの厚さで足し算されます。high-k膜をいくら薄くしても、界面層の分だけEOTには下限が付きます。8Åという数字は、その下限に対する実装値です。

同論文のメタルゲートはALD TiN、PVD Ti、CVD TiN、ALD Wの4層です。容量を作るのは界面層とHfO2の2層だけで、金属側はゲートスタックの電極としての役を担います。

ポリシリコンの空乏層も直列に足されるので、電極ごと替えた

ポリシリコンゲートを用いる場合、ポリシリコンは高濃度にドーピングされていても空乏化するため、実際のゲート絶縁膜容量へポリシリコンの空乏層容量が直列で加わります¹。実効的なゲートとチャネルの容量結合は、その空乏層容量の分だけ弱くなります。

この問題は、high-k技術とともに採用されたメタルゲート技術によって解消される¹とされています。EOTの数字を薄くするために、膜だけでなく電極も替えたことになります。置換メタルゲートが必要になった理由の1つがここにあります。

薄くすると静電制御の指標がまとめて良くなり、工程順まで動いた

EOTを薄くすると、しきい値電圧の式で空乏層電荷の項の重みが小さくなり、サブスレッショルドスイングの式の括弧も1へ近づきます。静電制御に関わる3つの指標が同時に良くなります。

産総研の八木下淳史氏は、Gate-Lastへ移った理由の1つに、電気的なゲート絶縁膜を薄膜化しつつゲートリークを低減することを挙げています³。EOTという指標が、工程順の選択まで動かしました。

薄くした分は、リーク・界面・工程順のどれかで払う

EOTを薄くして得られるのは、短チャネル効果の余裕とサブスレショルド係数の改善です。差し出すのは、物理膜厚を薄くすればトンネルリーク電流、high-kで稼げば界面層の品質と実効仕事関数の変動、電極を替えれば工程順そのものです。プロセス担当は、物理膜厚とEOTを別々の数字として同じ表に持ちます。

よくある質問（FAQ）

EOTとは何ですか？

同じゲート絶縁膜容量をSiO2だけで作った場合に何nmに相当するかを表す膜厚です。誘電率の高い材料を使えば物理的には厚い膜でも、容量の側では薄いSiO2と同じ働きをします。

なぜSiO2を薄くし続けられなかったのですか？

1〜2nmの膜厚になると、ゲート酸化膜であるSiO2でのトンネルリーク電流が増大するためです。そのため膜厚のほかに誘電率を高める方法がとられるようになりました。

どんな材料へ移りましたか？

はじめは窒素を添加したSiONで、最近ではHfO2などの金属酸化膜をゲート絶縁膜とするhigh-k絶縁膜技術が開発され、先端CMOS技術で使われています。

実際の膜厚はどのくらいですか？

中国科学院微電子研究所のグループが2017年に公開した22nm PMOSの論文では、約8Å厚の界面層の上へALDで20ÅのHfO2層を成膜しています。

界面層は何のためにありますか？

high-k膜をSi表面へ直接付けると界面の品質が落ちるため、薄いSiO2系の層を挟みます。この層はEOTへそのまま足し算で加わるので、薄く保つことが要求になります。

ポリシリコンゲートだと何が起きますか？

ポリシリコンは高濃度にドーピングされていても空乏化するため、実際のゲート絶縁膜容量へポリシリコンの空乏層容量が直列で加わります。その分だけ実効的なEOTは厚くなります。

EOTを薄くすると何が良くなりますか？

ゲート絶縁膜容量が上がるので、短チャネル効果が抑えられ、サブスレショルド係数も小さくなります。しきい値電圧の式でも、空乏層電荷の項の重みが小さくなります。

比較・違いを学ぶ

High-k材料とは── この指標を薄くするための材料の側
ゲートスタックとは── この指標を作る層を含む積層の側

出典

3件を表示