ゲート酸化膜とは
ゲート酸化膜とは、トランジスタのゲート電極とシリコンのあいだを隔てる、ごく薄い絶縁膜です。 MOSトランジスタの要となる膜で、シリコンを高温で酸化する熱酸化法で作られてきました1。薄いほどゲートの電界がチャネルに強く届くので、微細化のたびに削られてきました。その行き止まりがトンネル電流で、1.2nmで絶縁膜として働かなくなり、材料は窒化した酸化膜からHigh-k材料へ移りました。それでもシリコンと接する部分には、酸化と窒化で作る薄い層が残っています。
絶縁膜を挟むから、電流を流さずに電界だけを届けられる
Section titled “絶縁膜を挟むから、電流を流さずに電界だけを届けられる”MOSFETのゲート電極は、シリコンの表面に電界をかけて電流の通り道を開け閉めします。電極とシリコンが直につながっていると、電圧をかけたときに電流がそのまま流れてしまいます。あいだに絶縁膜を挟めば、電流を流さずに電界だけを届けられます。
MOS製品のゲート絶縁膜は数nmから100nm程度の薄い膜で、耐圧より高い電圧をかけると壊れます2。厚さの幅が広いのは、同じチップの中に高い電圧がかかる部分と、低い電圧で足りる部分があるためです。動作電圧の大きい入出力部だけを厚くするときは、一度酸化してから入出力部以外の酸化膜を除去し、もう一度酸化して2種類の膜厚を作り分けます1。
熱酸化は、下地のシリコンを消費して膜を育てる
Section titled “熱酸化は、下地のシリコンを消費して膜を育てる”半導体の製造で作る膜の多くは、外から材料を運んできてウェーハの上に載せます。成膜の方法にはスパッタリング、電気メッキ法、CVD法と並んで熱酸化があり、熱酸化はウェーハを加熱して表面に酸化シリコンの膜を作ります3。
熱酸化は、膜のシリコンをすべてウェーハから得ます。下地のシリコンそのものを酸素と反応させて酸化シリコンに変えるので、膜は元の表面の上にも下にも成長し、境目は元のシリコンの内側に入り込みます。
その代わり、作れる場所と時期が限られます。1960年代後半には、熱酸化膜は露出したシリコン基板の上でしかできず、高温で長時間の熱酸化が必要なため、配線工程の後には作りにくいという制限がありました4。この制限を解いたのが常圧CVDで、シリコン以外の下地でも成膜でき、500℃程度の低い温度で1ミクロン以上の厚い膜も作れます。
洗浄、酸化、電極、加工の順に作り、最後は酸化膜がエッチングを止める
Section titled “洗浄、酸化、電極、加工の順に作り、最後は酸化膜がエッチングを止める”素子分離を作った後、ゲート絶縁膜を作る前の洗浄でパーティクル汚染、金属汚染、有機物汚染を除いてから酸化します1。大気に触れてできる自然酸化膜も洗浄で除きます。
酸化は炉の中で行い、750〜850℃程度の水分酸化が一般的に用いられます1(ウェット酸化)。東京エレクトロンは1000℃程度でシリコン表面を酸化する例5を示しています。膜ができたら、その上にLPCVDでポリシリコンを付け、ドライエッチングでゲートの形に加工します。
この加工で、ゲート酸化膜はもう1つの役割を担います。ポリシリコンのエッチングを薄いゲート酸化膜のところで止める必要があるため、ポリシリコンと酸化膜のあいだに高いエッチング選択比が必要です。数nmの膜が、その下のシリコンを守ります。
750〜850℃や1000℃という温度は、すでにシリコンの中に作った不純物の分布も動かします。炉の昇温と降温にかかる時間の長さは拡散層の微細化の障害になり6、特にイオン注入した層を活性化する工程で問題になりました。ゲート酸化膜を作る時間も、この熱処理の合計の一部です。
膜の質は酸化の前に決まり、使用中は膜に入った電荷が特性を動かす
Section titled “膜の質は酸化の前に決まり、使用中は膜に入った電荷が特性を動かす”ゲート絶縁膜の耐圧の分布と潜在的な欠陥密度を左右するパラメータは、ゲート電極材料、膜厚、基板の欠陥に加えて、絶縁膜の生成方法、洗浄、汚染です2。膜そのものを検査した時点では手遅れで、その前の工程で決まってしまう部分があります。
使っているあいだは、膜に入り込んだ電荷がトランジスタの特性を動かします。ホットキャリアのうちSi-SiO2の電位障壁を越えるエネルギーを持つものがゲート酸化膜に注入され、しきい値(Vth)や相互コンダクタンス(gm)の変動を引き起こし、その変動は電圧で加速されます2。キオクシアは、注入の仕組みとしてバイアス条件に応じたチャネルホットエレクトロン、ドレインアバランシェホットキャリア注入、2次ホットエレクトロン、基板ホットエレクトロンの4種類を挙げています。膜に生じた電荷のうち、界面付近のものを固定電荷、膜中のものを酸化膜のトラップ電荷と呼び、どちらもしきい値電圧の変動の原因になります。
製造の途中でも膜は傷みます。プラズマエッチングでは、ゲートにつながる配線が集めた電荷が薄いゲート酸化膜を通って流れ、酸化膜を傷めます。壊れた膜の解析では、キオクシアはゲート電極へつながる配線を除去した後、SEMのチャージアップ現象を応用して、ゲート電極と基板のあいだのリークを確認した2例を示しています(SEM帯電)。
5nmを切るとトンネル電流が見え始め、1.2nmで絶縁膜でなくなった
Section titled “5nmを切るとトンネル電流が見え始め、1.2nmで絶縁膜でなくなった”薄くすれば電界は強く届きますが、その先にはトンネル電流があります。キオクシアによると、5nm以下の薄膜では直接トンネル電流やSILC(Stress Induced Leakage Current)、ソフトブレークダウンと呼ばれる伝導機構が観測されるようになっています2。ゲート酸化膜の厚さが2nm以下になるとトンネル電流によるゲートリークが無視できなくなりました7。行き着いた先が1.2nmで、1000A/cm2程度のリーク電流が流れ、絶縁膜としての役割を果たせなくなり、これ以上の薄膜化ができなくなりました1。
途中には窒化の段階がありました。ゲート絶縁膜が3nm程度以下の世代では、ポリシリコンゲートのボロンが膜を突き抜けるのを防ぐため、酸化膜の表面をプラズマ窒化します1。1970年代後半に富士通が、シリコン熱酸化膜を活性窒素で熱処理した酸窒化膜のほうがゲート絶縁膜として優れていることを示し8、すぐには使われなかったものの、2000年代に入り2nm以下の膜厚が必要になった90nm世代から使われ始め、65nm世代で世界的に標準になりました。
High-kの下にも、酸化と窒化で作った層が残る
Section titled “High-kの下にも、酸化と窒化で作った層が残る”薄くできなくなったSiO2の代わりに、誘電率の高いHigh-k材料をゲート絶縁膜に使い、物理的な厚さを厚くしてSiO2換算膜厚(EOT)を薄くする方法が実用化されました7(EOT)。SEAJのロードマップでは、32〜28nmノードでHf-O系薄膜やHfシリケート、HfSiONの導入が進んでいるとしています7。
ただし、High-k膜はシリコンの上に直接載せるわけではありません。High-kゲート絶縁膜の形成は、Si基板表面の酸化・窒化、High-k絶縁膜の堆積、成膜後アニールという一連の処理でできています7(成膜後アニール)。日本半導体歴史館は、45nm以降でHigh-k膜が採用され始めた後も、シリコン界面のバリア層として窒化酸化膜が必須と考えられているとしています8。
よくある質問(FAQ)
Section titled “よくある質問(FAQ)”ゲート酸化膜とは何ですか?
トランジスタのゲート電極とシリコンのあいだを隔てる、ごく薄い絶縁膜です。MOSトランジスタの要となる膜で、シリコンを高温で酸化する熱酸化法で作られてきました。
なぜ絶縁膜が必要なのですか?
ゲートは電界だけでシリコンの表面を制御する部品だからです。電極とシリコンが直につながっていると、電圧をかけたときに電流が流れてしまいます。
どうやって作るのですか?
洗浄で汚れを除いたシリコンの表面を、炉の中で酸素や水蒸気と反応させて育てます。750〜850℃程度の水分酸化が一般的で、1000℃程度で酸化する例もあります。
CVDで膜を付けるのと、材料はどこから来ますか?
CVDは外から材料を運んで膜を載せ、熱酸化は下地のシリコンを消費して膜に変えます。そのため熱酸化膜は露出したシリコン基板の上でしかできず、高温と長い時間が必要でした。
なぜ薄くするのですか?
薄いほどゲートの電界がシリコンへ強く届くからです。ただし5nm以下ではトンネル電流が観測され、薄くしすぎると絶縁膜として働かなくなります。
薄くしすぎるとどうなりますか?
1.2nmまで薄くしたゲート絶縁膜には1000A/cm2程度のリーク電流が流れ、絶縁膜として機能しなくなりました。そこで誘電率の高い材料で物理的な厚さを確保し、SiO2換算の膜厚を薄くする方向へ進みました。
作るときに膜の質を左右するのは何ですか?
酸化する前の表面の状態です。ゲート絶縁膜の耐圧の分布と潜在的な欠陥密度は、膜厚や電極材料と並んで、絶縁膜の生成方法、洗浄、汚染で決まります。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”- High-k材料とは── 誘電率を上げて物理的な厚さを確保する材料
- サイドウォールスペーサとは── 同じゲートの周りで、削り残した膜を寸法として使う構造
8件を表示
- 1
- 2
- 3SCREENセミコンダクターソリューションズ:半導体製造プロセスscreen.co.jp ↩
- 4日本半導体歴史館:1960年代後半 常圧CVDによる酸化膜採用shmj.or.jp ↩
- 5
- 6日本半導体歴史館:高速昇降温縦型炉shmj.or.jp ↩
- 7SEAJ:半導体製造装置技術ロードマップ ウェーハプロセス 2012年版seaj.or.jp abcd
- 8日本半導体歴史館:極薄酸窒化ゲート絶縁膜技術の先駆的研究shmj.or.jp ab