置換メタルゲート（RMG）とは

THEME 03 トランジスタ形成 · 集積の作り込みReplacement Metal Gate

← 02THEME 03 トランジスタ形成04 →

置換メタルゲート（RMG）とは、先にダミーゲートで型を作り、ソース・ドレインを仕上げたあとでダミーを抜き、その溝へ本番のメタルゲートとhigh-k膜を埋める作り方です。同じ形のゲートを2回作る重い工程を選ぶのは、温度のためです。

ソース・ドレインの活性化は1000℃以上、メタルゲートは450℃以下が必要で、この2つを1回の工程順で両立するのは難しかったのです。

ゲートを2回作る理由は、1000℃と450℃の食い違い

高温の工程をどれが通るか

ゲートファーストでは金属とhigh-k膜が1000℃の活性化アニールを通り、ゲートラストでは使い捨てのダミーが代わりに通るので、本番の金属は450℃以下の工程にだけ入ります。

Gate-LastはゲートをS/D活性化の後に造り、Gate-Firstは前に造ります¹。イオン注入と活性化アニールは1000℃以上の高温、メタルゲートは450℃以下の低温の工程で、この2つの温度が工程順そのものを決めます。

Gate-First（Poly-Si Gate）には、ゲートとソース・ドレインがセルフアラインになる利点があり、産総研の資料はこの方式を「標準」としています。一方で、ソース・ドレインの熱工程のためメタルゲート／high-kを適用しにくく、SiO2ゲート絶縁膜のリーク電流、ポリゲート電極の空乏化による実効的な絶縁膜の厚膜化、ゲート配線抵抗の大きさを抱えます。ゲート酸化膜を薄くすると漏れ電流が増えるためhigh-k膜に替える必要があり、そのためにはまず熱処理の順序を入れ替えなければなりませんでした。

3つの方式のうち、ダミーで位置を決める今のゲートラストだけが両方を満たす

位置決めを担うもの

昔のゲートラストは金属をリソグラフィで位置合わせするので、ゲートがチャネルの中心からずれます。今のゲートラストはダミーが先に位置を決めるので、金属は溝に流し込むだけで中央に収まります。

昔のGate-Lastは、メタルゲートは適用できるもののゲートとソース・ドレインが非セルフアラインになり、レジストの重ね合わせ誤差が出ます。自己整合がないと、寸法を詰めるほど重なり面積のばらつきが直接効いてきます。

現行のGate-Last（Metal-Gate/High-k）は、位置決めをダミーゲートに任せて両方を満たします。ダミーゲートがサイドウォールスペーサとソース・ドレインの位置をすべて決めた後で型を抜いて金属を流し込むので、金属自体をリソグラフィで位置合わせする必要がありません。産総研の資料はこの方式を「最重要技術」とし、ゲートプロセスがPoly-Si-Gate/SiO2絶縁膜のGate-FirstからMetal Gate/High-kを使うセルフアラインのGate-Lastへ進化したとまとめています。

溝の中には界面層から充填金属までが順番に重なる

中国科学院微電子研究所のグループが2017年に公開した22nm PMOSでは、ダミーゲートのポリSiと酸化膜を除去した後²、約8Å厚の界面層の上にALDで20ÅのHfO2層を成膜しています。その上のメタルゲートは、ALD TiN、PVD Ti、CVD TiN、ALD Wの4層構成です。

最初に成膜するTiNが、しきい値電圧を決める仕事関数金属にあたります。溝という限られた体積の中に、界面層、high-k膜、仕事関数金属、充填金属が順番に重なるため、ゲート長が短く溝が細いほど、同じ層数を同じ順序で入れるのが難しくなります。

ナノシートGAAでは、ゲートを最後に作る順序が前提になる

imecは、FinFETとナノシートで異なる4つの主要工程の1つに置換メタルゲートを挙げ、ナノシート層の周囲と層のあいだに仕事関数金属を成膜してパターニングする工程としています³。

前提になる理由は工程順にあります。ナノシートGAAのフローでは、ダミーゲートを除去して初めてゲート溝内にSi/SiGe積層が露出し¹、そこでチャネルリリースを行ってナノシートを浮かせ、同じ溝からメタルゲートとhigh-k膜を回し込みます。シートを浮かせる作業も、浮いたシートの4面を囲む作業も、この溝の中だけで進みます。GAAを選んだ時点で、ゲートを最後に作る順序が確定します。

産業技術総合研究所の研究グループは2026年に公開した論文で、GAAFETがFinFETを上回るにはナノシート間の垂直間隔を10nm未満にする必要があるとしています⁴。層は溝の中だけでなく、シートのあいだの隙間にも収めることになります。

高温から守る代わりに、工程数と溝の中の難しさを払う

置換メタルゲートで得られるのは、high-k膜と金属ゲートを高温から守れること、ダミーで位置を決めた後に金属を流し込めること、ナノシートを溝の中でリリースできることです。代わりに、同じ形を2回作る工程数、ダミー除去と平坦化のばらつき、狭い溝に数層を順番どおり入れる熱バジェットと成膜の難しさが加わります。プロセス担当は、溝の深さと幅ごとに、この層構成が入るかどうかを見積もります。

よくある質問（FAQ）

置換メタルゲート（RMG）とは何ですか？

先にダミーゲートで型を作り、ソース・ドレインを仕上げたあとでダミーを抜き、その溝へ本番のメタルゲートとhigh-k膜を埋める作り方です。Gate-Lastは、ゲートをS/D活性化の後に造る方式です。

なぜゲートを2回作るのですか？

温度の条件が正反対だからです。イオン注入と活性化アニールは1000℃以上の高温、メタルゲートは450℃以下の低温です。先に金属とhigh-k膜を作ると、その後の1000℃級の熱工程を通ることになります。

ゲートファーストは何が困難だったのですか？

Gate-First（Poly-Si Gate）は、ゲートとソース・ドレインがセルフアラインになる利点を持つ一方、S/D熱工程のためMGHKの適用が困難でした。SiO2ゲート絶縁膜のリーク電流、Polyゲート電極の空乏化による電気的なゲート絶縁膜の厚膜化、大きなゲート配線抵抗も抱えていました。

昔のゲートラストとは何ですか？

メタルゲートは適用できるものの、ゲートとソース・ドレインが非セルフアラインになり、重ね合わせの誤差が出る方式です。現行のGate-Last（Metal-Gate/High-k）は、メタルゲート／high-kの適用とセルフアラインの両方を満たします。

溝の中には何を埋めますか？

中国科学院微電子研究所のグループが2017年に公開した22nm PMOSでは、ダミーゲートのポリSiと酸化膜を除去したあと、約8Å厚の界面層の上へALDで20ÅのHfO2層を成膜し、ALD TiN、PVD Ti、CVD TiN、ALD Wの4層でメタルゲートを構成しています。

ナノシートGAAでも使いますか？

前提になります。ダミーゲートを除去して初めてゲート溝内にSi/SiGe積層が露出し、そこでSiGeを選択エッチングしてナノシートを浮かせ、同じ溝からメタルゲートとhigh-k膜を回し込むからです。

imecはRMGをどう位置づけていますか？

imecは、ナノシートがFinFETと異なる4つの主要工程の1つに置換メタルゲートを挙げ、その内容をナノシート層の周囲と層間への仕事関数金属の成膜とパターニングとしています。

どんな難しさがありますか？

溝の中は狭く、外から届く経路は上側だけです。産総研の研究グループは、GAAFETがFinFETを上回るにはナノシート間の垂直間隔を10nm未満にする必要があるとしており、界面層、high-k膜、仕事関数金属をすべてその隙間に収めなければなりません。

比較・違いを学ぶ

仕事関数金属とは── この溝に最初に入る層
チャネルリリースとは── この溝の中で行うもう1つの工程

出典

4件を表示