サイドウォールスペーサとは
サイドウォールスペーサとは、ゲート電極の側面に残した絶縁膜の壁です。 絶縁膜のCVDと異方性ドライエッチングを続けて行うだけで作れ、マスクを1枚も増やさずに、ゲートの形から注入とシリサイドの位置が決まります。この壁の幅は、高濃度の層をゲートからどれだけ離すかという寸法そのもので、実効チャネル長を調整する手段にもなります。一方で、壁があること自体がゲートと拡散層のあいだの寄生容量を生み、壁は後の洗浄で削られます。
トランジスタの断面図では、ゲート電極の両側に小さな三角形の壁が付いています。この壁は絶縁体で、主な役割は回路の動作中よりも製造の途中にあります。ゲートの横に何かを作るとき、位置の決め方は露光で合わせるか、ゲートそのものを基準にするかの2つです。前者では露光の合わせ誤差がそのまま寸法に乗ります。サイドウォールスペーサは後者を選び、ゲートの横に膜を付けて削るだけで位置が決まります。
一様に被せて真下へ削ると、段差の角にだけ壁が残る
Section titled “一様に被せて真下へ削ると、段差の角にだけ壁が残る”作り方は3段階です。まず絶縁膜をウェーハ全体に同じ厚さで被せ、ゲートの上面にも側面にも平らな面にも回り込ませます。次に、真下の方向だけを削る異方性エッチングをかけます。平らな面の膜は削り切れてなくなり、段差の角だけに膜が残ります。
角で膜が残るのは、真上から測った膜厚が角で厚いからです。同じ幾何はストリンガにも現れます。下地の段差に沿って残るエッチング残渣をストリンガと呼び、段差の部分では縦方向の膜厚が厚くなるので、異方性エッチングのオーバーエッチングが足りないと起こりやすくなります1。ストリンガはふつう歩留まりを下げる削り残しですが、サイドウォールスペーサは同じ削り残しを寸法として使います。ロチェスター工科大学の年次会議論文も、全面に被せた膜を削り戻すエッチバックで低温酸化膜(LTO)のサイドウォールスペーサを作っています2。
壁の幅が、高濃度の層をゲートから離す距離になる
Section titled “壁の幅が、高濃度の層をゲートから離す距離になる”MOSFETのゲート電極を加工した後に低濃度のドレイン層のイオン注入を行い、クラスターツールで絶縁膜のCVDと異方性ドライエッチングを続けて行って3サイドウォールスペーサを作ります。その後スペーサをマスクとして高濃度のドレイン層を作ると、LDDができます。クラスターツールは1980年代後半に本格化し、この流れはその用例です。
ドーズ量は2回で桁が違います。ゲート電極を加工した後に1平方センチあたり10の13乗から14乗個台の低いドーズ量で注入し、サイドウォールを作ってから10の15乗個台の高いドーズ量で注入して、活性化の熱処理を行います4。壁の厚さの分だけ、高濃度の層がゲートから離れます。この構造ではドレイン付近の電界の集中が小さくなるので、ホットキャリアの発生を減らせます5。
壁の幅は、性能の調整にも使われます。カリフォルニア大学バークレー校の2010年の技術報告は、ダブルゲートFETの設計でオフ電流を7nA/µmに固定したままオン電流が最大になるように実効チャネル長を最適化し、実際の調整はゲート側壁スペーサの幅で行うとしています6。その条件としてDIBLを100mV/V未満に保っています。同じ報告では、構造寸法の1つ(HSTRIPE)を大きくした最適設計が、実効チャネル長が長くスペーサが広く、外側のフリンジ容量が小さく、固有遅延の最小値も小さくなっています6。
同じ壁が、シリサイドを切り分け、ゲートの側面を守る
Section titled “同じ壁が、シリサイドを切り分け、ゲートの側面を守る”壁の2つ目の役割はシリサイドの切り分けです。サリサイド技術は、金属を積んで熱処理し、表面に出ているシリコンとだけ反応させて金属シリサイドを作り、絶縁膜の上の金属は取り除く技術です7。反応するのはシリコンが露出しているところだけなので、ゲートの上とソースやドレインの上にシリサイドが同時に育ちます。両者のあいだに立つ絶縁膜の壁が、それを切り離しています。ロチェスター工科大学の同じ研究は、作ったLTOスペーサを使って低抵抗の自己整合チタンシリサイドを作る工程を開発しています2。
3つ目はゲートの側面の保護です。ソースとドレインのイオン注入のときにはメタルゲートの側壁があるので電極のTiNが露出する心配はありませんが、側壁が不完全でピンホールがあるとTiNが薬液でエッチングされ、デバイス特性が劣化します1。壁は、注入と洗浄のあいだゲートの側面を覆っています。
材料はSiO2からSiNへ移り、成膜は水素と温度を下げる方向にある
Section titled “材料はSiO2からSiNへ移り、成膜は水素と温度を下げる方向にある”材料は長くSiO2でしたが、サリサイドプロセスとの整合性などの理由で、SiNやSiNとSiO2の組み合わせが使われるようになりました1。スペーサ用のSiN膜には、主にSiH2Cl2とNH3系の1LPCVDが使われます。
その次の方向として、SEAJのロードマップはSiN中の水素濃度を下げるためのSiCl4ソースガスと、低温化のための有機原料の採用が報告されているとしています1。さらにSi2Cl6ソースガスや1ALDプロセスで、水素濃度の低減と低温化の両方を狙う試みもあります。
壁を後で外せば、浅い接合に要る熱を減らせる
Section titled “壁を後で外せば、浅い接合に要る熱を減らせる”スペーサを途中で外す工程もあります。SEAJのロードマップは、サイドウォールを除去した後にエクステンションを注入すると、エクステンションのサーマルバジェットとTEDを減らせて浅い接合を作れるとしています1。順序はLDDと逆で、エクステンションの前にディープソースドレインの注入とアニールを行い、続けてサイドウォールを除去し、エクステンション注入とハロー注入を行って、最後のアニールをかけます1。ここで減らす対象は、エクステンションが受ける熱バジェットと過渡増速拡散(TED)です。FEOLの熱処理は、活性化を進めながら接合の深さと横方向の拡散を許される範囲に収めることを求められます。
サイドウォールを寸法の基準に使う発想は、SADPのようなパターン形成にもあります。SEAJのロードマップは、サイドウォール方式と呼ばれるダブルパターニングを1、ダミー層の上に成膜してできたサイドウォールで微細パターンを作るため複雑なプロセスになるとしています。
壁は寄生容量を生み、洗浄で削られても厚さを保たなければならない
Section titled “壁は寄生容量を生み、洗浄で削られても厚さを保たなければならない”1つ目の課題は容量です。ゲートとソースやドレインのあいだに絶縁体があれば、そこに容量ができます。微細化が進んでソースとドレインを持ち上げた構造になると1、ゲートと拡散層のあいだの寄生容量が増えるので、Low-k膜の使用も検討されています。ただし、層間膜に使われているLow-k膜では耐熱性、耐エッチング性、絶縁性、被覆性が足りず、そのままでは使える見込みは小さいとされています。SEAJのロードマップは、Low-k膜をスペーサに使うには新しい薄膜形成装置の開発も必要になるだろうとみています1。GAAのナノシートでは、ゲートとソース・ドレインのあいだを絶縁して容量を減らす内側スペーサが別に要ります。
2つ目は、壁そのものが薄くなることです。膜が減る現象は、トランジスタのソースとドレインや、ゲート側壁のスペーサ層などで問題になります1。LDDのイオン注入の後にレジストを剥離するとき、1回あたりに許されるシリコンや酸化膜の減少量が0.1Å以下という水準で求められる場合もあり、要求は品種やメーカーで変わります。壁は削られやすい場所にありながら、厚さを保たなければなりません。
前工程の構造は、たいてい完成したチップの中で働くために作られます。サイドウォールスペーサは、そこに立っていること自体が寸法になっています。だからこの壁の幅や材料を変えるときは、性能に加えて、注入とシリサイドと洗浄という3つの工程をいちどに触ることになります。
よくある質問(FAQ)
Section titled “よくある質問(FAQ)”サイドウォールスペーサとは何ですか?
ゲート電極の側面に残した絶縁膜の壁です。クラスターツールで絶縁膜のCVDと異方性ドライエッチングを続けて行うと作れます。
何のために作るのですか?
高濃度のイオン注入をゲートから離すため、ゲートとソース・ドレインのシリサイドを分けるため、注入や薬液からゲートの側面を守るためです。1つの壁がこの3つの役割を同時に担います。
どうやって作るのですか?
ゲートの上から絶縁膜を一様に被せ、真下だけを削る異方性エッチングをかけます。段差の角では縦に測った膜が厚いので、平らな面の膜を削り切った時点で角にだけ壁が残ります。
LDDとは何ですか?
ソースとドレインを、濃度の異なる2段で作る構造です。ゲートを加工した後に1平方センチあたり10の13乗から14乗個台の低いドーズ量で注入し、サイドウォールを作ってから10の15乗個台の高いドーズ量で注入します。
なぜ濃さを分けるのですか?
LDD構造ではドレイン付近の電界の集中が小さくなるので、ホットキャリアの発生を減らせます。
材料は何ですか?
長くSiO2が使われてきましたが、サリサイドプロセスとの整合性などの理由で、SiNやSiNとSiO2の組み合わせが使われるようになりました。スペーサ用のSiN膜には主にSiH2Cl2とNH3系のLPCVDが使われ、水素を減らすSiCl4や低温化のための有機原料、両方を狙うSi2Cl6やALDが報告されています。
作るうえでの課題は何ですか?
ゲートと拡散層のあいだの寄生容量が増えることと、洗浄で削れると役に立たなくなることです。Low-k膜で容量を下げる案には、層間膜用の材料では耐熱性や耐エッチング性が足りないという壁があります。
比較・違いを学ぶ
Section titled “比較・違いを学ぶ”7件を表示
- 1
- 2ロチェスター工科大学:年次マイクロエレクトロニクス工学会議論文 LTOサイドウォールスペーサとチタンシリサイドrepository.rit.edu ab
- 3日本半導体歴史館:枚葉クラスターツールshmj.or.jp ↩
- 4電子情報通信学会:知識ベース 集積回路プロセス技術概論ieice-hbkb.org ↩
- 5キオクシア:信頼性ハンドブックkioxia.com ↩
- 6カリフォルニア大学バークレー校:EECS技術報告 EECS-2010-80www2.eecs.berkeley.edu ab
- 7日本半導体歴史館:シャロージャンクション・シリサイドソース/ドレイン技術の使用shmj.or.jp ↩