低誘電率膜（Low-k）とは

低誘電率膜（Low-k）とは、配線と配線の間を埋める絶縁膜のうち、従来の二酸化ケイ素より比誘電率を下げた膜です。 銅配線で使うLow-k膜は、一般に比誘電率3.0以下の膜を指します¹。配線の間隔が狭くなるほど配線間の容量が増えて信号が遅れるので、膜の誘電率を下げて容量を抑えます。k値を大きく下げる手段は膜に空孔を入れることですが、その空孔が膜を弱くし、加工のプラズマと空気中の水分でk値を押し戻します。Low-k膜の勝負は、成膜したときの値ではなく、配線に組み込んだ後に残る値で決まります。

配線が密になると、絶縁膜の容量が信号を遅らせる

配線が密になると、配線の間の絶縁膜がコンデンサとして働きます。配線幅と間隔が300nm程度を下回るころから、配線抵抗と配線間容量の増大による信号遅延が、微細化で高速になったトランジスタの性能向上を妨げる問題になりました²。トランジスタを速くしても、配線で信号が遅れます。

180nm世代のシリカ層間絶縁膜で分離された560nmピッチの配線を、65nm世代に必要な200nmピッチまで微細化すると、配線間の寄生容量は200fF/mmから430fF/mmに増えます³。実効比誘電率を2.5にすれば、寄生容量を210fF/mmとほぼ同じに保ちながら、180nm世代と比べて配線密度を8倍にできます。膜を替えれば、密度を8倍にしても容量を同じ水準に保てます。要求はさらに先へ進み、IBMの研究者は100nm世代で2.5未満、その後のノードでは2.0以下のLow-kが必要になるとしています⁴。

比誘電率は分極率と密度で決まり、大きく下げられるのは空孔

比誘電率は膜を構成する分子や原子の分極率と密度で決まるため、低誘電率化にはどちらかを下げる必要があります。出発点の二酸化ケイ素はk＝3.9から4.3で、SCREENセミコンダクターソリューションズはアルミ配線の時代に層間に使っていたSiO2の比誘電率を4.1としています¹。フッ素を添加したSiOFではk＝3.4から3.8が得られますが、k値を下げると遊離フッ素の影響が大きくなり、k＝3.6程度が実用化の限界と考えられています。

炭素を入れる方法もあります。CVD装置でSiO2に炭素などを混ぜ、陶器と同じ成分の絶縁膜を作ります。プラズマCVDによるSiOCHでは2.8から3.1が得られ、SCREENセミコンダクターソリューションズはこの陶器系の材料で届くk値の目安をk＝2.5くらいまでとしています¹。それより下げるには、膜中に空孔を作るポーラス膜を使います。

絶縁膜の比誘電率

フッ素の添加はk＝3.6程度が実用化の限界とされ、炭素を入れたSiOCHで3.0の境界を越え、空孔を入れたポーラス膜で2.6まで下がります。

空気の比誘電率は1.0なので、原理的には膜の中に空気があると値が低くなります¹。膜中に微小な空孔を分散させたものがポーラス膜で、IBMの研究者は分極率と密度を下げる方法のうち空孔の導入が最も強力な手段とし⁴、さまざまな空孔の作り方でk値1.3までのスピンオン膜⁴が作られているとしています。

Low-k膜の作り方はCVD方式とSOD方式に分かれます。SODはスピンコータで液体のLow-k材料をウェーハに塗布し、乾燥させて水分を取り除いて膜にする方法です¹。この方法は生産性が高くコストが安いうえ、水分のあったところを空気に置き換える原理から、CVD方式より比誘電率の低い膜ができます。ただし空孔の多い膜は強度が弱く加工しにくいうえ、空孔に水分がたまって除去しにくいという問題も抱えます。

空孔を入れると膜が弱くなり、研磨と組み立てで壊れやすくなる

空孔を入れると膜密度や機械的強度が必然的に下がり⁵、配線を構成する隣接材料との物性値の不整合が大きくなります。プラズマ耐性も下がります。90nm世代の均質SiOCH膜（k＝2.9）に対してポーラスSiOCH膜（k＝2.6）の膜強度は約半分で、組み立て時の機械応力による破壊が懸念されました。このポーラスSiOCH膜の弾性率は5GPaです。k値を2.9から2.6に下げるために、強度が半分になりました。

65nm世代でポーラス膜を導入する際の課題は、吸湿による値の変動、レジストをアッシングする際の酸化ダメージ、CMP時の膜剥離、微細配線間の絶縁信頼性の劣化、組み立て耐性の劣化の五つでした。膜そのものの課題は最初の二つで、残りの三つは膜を配線に組み込んだ後に現れます。

組み立てでは、最上層のアルミパッド上に金ワイヤを拡散接合する際に、パッド下の層間絶縁膜に大きな機械応力がかかります。封入樹脂のエポキシは熱膨張係数が大きいため、マイナス65度から150度の冷熱サイクル試験中に大きな熱応力が発生します。対策として、アルミパッドの下に銅配線を機械的な補強構造として組み込み、封入樹脂の熱膨張率を10ppm/度以下にしました。ワイヤボンディングと封止樹脂の条件が、配線層の設計に影響します。

空孔に水が入ると、k＝2.2の膜が5.5まで上がる

大気中に放置するだけでも、k値は上がります。空孔率28%でk＝2.2のポーラスメチルシルセスキオキサン膜は、空孔の50%が水で満たされるとk＝3.1になり、100%満たされると5.5に達します。水の比誘電率が18度で81と高いためです。空孔が満水になった膜は、出発点の二酸化ケイ素より高い値になります。

吸湿と空孔径

空孔の半分が水で埋まるとk値は2.2から3.1へ、満水で5.5へ上がります。空孔径を水分子3個ぶんの1nm以下にした膜では吸湿がほとんど見られず、65nm世代は平均0.6nmの空孔を選びました。

逃げ道は空孔の大きさにあります。空孔径が1nm以下、つまり水分子3個分程度以下になると吸湿性はほとんど見られなくなり、65nm世代では平均空孔径0.6nm、k＝2.6、空孔率25%のポーラスSiOCH膜を使って吸湿によるk値の上昇を回避しました。65nm世代は、空孔の量ではなく大きさで吸湿を避けました。

プラズマ処理は有機基を切り、側壁に誘電率の高い層を残す

ビア孔や配線溝のエッチングやアッシングなどのプラズマ処理を受けると、骨格のシロキサン結合に結合している有機基が切断され、誘電率の高い変質層ができます。そこにできるシラノール基が膜を親水化させ、誘電率の上昇や電気的特性の劣化、その後に形成する界面の変質や密着強度の低下を引き起こします。

プラズマダメージと回復

エッチングやアッシングのプラズマはSiに付いたメチル基を切り、配線溝の側壁にシラノール基の多い変質層を残します。親水になった層は水を抱えてk値を上げ、シラン化合物でメチル基に戻すと疎水性が戻ります。

アッシング工程では、Low-kパターンの側面に生じるダメージ、つまり膜中の炭素量の減少などによるk値の上昇が問題になっています。二酸化ケイ素のエッチングでは酸素を加えて過剰なポリマー形成を抑えてきましたが、酸素ラジカルはSiOCH膜の炭化水素を選択的に除去してk値を上げるため、代わりに窒素を加えます。ガスの選び方が、そのままk値の維持に関わります。

回復させる手立てもあります。ヘキサメチルジシラザンなどのシラン化合物によるプラズマダメージの回復手法では、ダメージ層内のシラノール基をメチル基に変えて疎水性を高められ、リーク電流の回復にも効果があるとされています。

配線の中のk値は、構造の容量から抽出する

配線に組み込まれたLow-k材料のk値を抽出するには、単膜でのプラズマダメージ測定では不十分で⁶、実際のプロセスを経た構造の容量を測定してその差を求める必要があります。この方法で、プロセスダメージを受けたLow-k膜のk値の抽出に成功しています。

k値の変動は膜厚方向に分布を持つため、組成が変わった膜の厚さを正確に求める必要があります。屈折率を使う分光エリプソメトリでは、組成が変わったLow-k膜の膜厚を十分な精度で測れません。そこでX線反射率測定法を使い、密度の違いからキャップ膜とLow-k変質層を分けて各層の膜厚を測っています。空孔そのものも測る対象で、NISTは空孔率と空孔径分布を評価する計測技術の現状と今後の必要性⁷を論じています。

測った結果では、プラズマCVD堆積によるk値の上昇は10%以下である一方、クリーンルームの大気中に放置することによるk値の上昇は大きくなります。アニールでk値は下がりますが、その後の吸湿による上昇はプラズマCVDの条件で大きく異なります。成膜の1時間後を起点に、6日後、200度で3時間の窒素アニール後、さらに6日後の順で抽出k値を追うと、最終時点でのk値の上昇は従来条件のキャップ膜で0.79、低パワーの二周波で0.13でした。熱脱離ガス分析では、ダメージ層に水が吸蔵されていることも示されています。0.79と0.13を比べると、キャップ膜の成膜条件の違いで最終的な上昇幅に約6倍の差がつきます。

低誘電率化はロードマップより遅れ、設計パラメータの変更で補った

実効比誘電率については、当初の低誘電率化シナリオがまったく実現されず、目標とするk値が年ごとに先送りされました⁵。配線幅の微細化はロードマップの要求値より前倒しで進んだ一方、低誘電率化との両立は非常に難しく、配線の高さや長さといった設計パラメータを変更することで性能向上のシナリオを維持してきました。

膜だけで誘電率を下げるには限界があるため、構造で容量を下げる方法もあります。配線と配線の間を空洞のまま残すエアギャップは、その延長にあります。膜を多孔質にする方法も空洞を残す方法も、機械的な強度が下がるという同じ課題を持ちます。

よくある質問（FAQ）

低誘電率膜（Low-k）とは何ですか？

配線と配線の間を埋める絶縁膜のうち、従来の二酸化ケイ素より比誘電率を下げた膜です。銅配線で使うLow-k膜は、一般に比誘電率3.0以下の膜を指します。

誘電率を下げると現場では何が変わりますか？

同じピッチでも配線間の容量が減ります。180nm世代の560nmピッチを65nm世代の200nmピッチまで詰めると、シリカのままでは容量が200fF/mmから430fF/mmに増えますが、実効比誘電率を2.5にすれば210fF/mmとほぼ同じに保ったまま配線密度を8倍にできます。

どうやって誘電率を下げるのですか？

比誘電率は膜を構成する分子や原子の分極率と密度で決まるので、そのどちらかを下げます。分極率の低い元素を入れる方法と、膜を疎にする方法があり、大きく下げられるのは後者です。

空孔を入れるとは何のことですか？

膜の中に微小な空孔を分散させ、比誘電率1.0の空気を膜に抱え込ませることです。この構造をポーラス構造と呼び、塗布して乾かすSOD方式ではCVD方式より比誘電率の低い膜ができます。

空孔を増やす欠点は何ですか？

膜が弱くなり、水がたまりやすくなります。90nm世代の均質SiOCH膜（k＝2.9）に対して、ポーラスSiOCH膜（k＝2.6）の膜強度は約半分で、研磨での膜剥離や組み立て時の機械応力による破壊が懸念されます。

作ったときのk値のまま使えますか？

成膜直後の値は維持されません。エッチングやアッシングのプラズマで骨格の有機基が切れて誘電率の高い変質層ができ、大気中に置くだけでも吸湿で値が上がります。空孔率28%でk＝2.2の膜は、空孔が水で満たされると5.5に達します。

実際にはどうやってk値を確かめるのですか？

配線に組み込まれたLow-k材料のk値は、単膜でのプラズマダメージ測定では不十分で、実際のプロセスを経た構造の容量を測ってその差から抽出します。変質層とキャップ膜の厚さは、密度の違いを見分けられるX線反射率測定法で求めます。

比較・違いを学ぶ

Low-k材料とは── なぜ誘電率を下げたいのかを、材料の側から述べたページです
エアギャップ（配線）とは── 膜を疎にする代わりに、空洞をそのまま残す方法です

出典

7件を表示