Low-k材料とは

THEME 03 トランジスタ形成 · プロセスノード・デバイス構造Low-K Material

← 02THEME 03 トランジスタ形成04 →

Low-k材料とは、低い誘電率（k）を持つ材料です。 ロジックの配線の絶縁膜として使われ¹、隣り合う配線の間に生じる寄生容量を下げて、配線の遅延を減らします。誘電率を下げる手は膜の中に空気を入れるところまで進み、下げるほど膜は機械的に弱く、水分を抱えやすく、熱を逃がしにくくなります。どこまで下げるかは、その膜が後の工程と使用中の負荷に耐えられる範囲で決まります。

配線間の寄生容量が、信号を遅らせる

チップの上には、トランジスタをつなぐ配線が何層も重なっています。隣り合う配線の間には絶縁膜が入り、導体と導体が絶縁体を挟む以上、この構造はコンデンサとして容量を持ちます。回路の設計者が意図して作ったものと別に、配線を隣り合わせに走らせた結果として生じるので、寄生容量と呼ばれます。

配線の抵抗と寄生容量の積が遅延の目安になるため、容量が大きいほど信号の電圧が目標値へ届くまでに時間がかかります。微細化が進むと、配線は細く長くなって抵抗が上がり、間隔は縮んで容量が上がります。トランジスタ自体が速くなっても、つなぐ側が足を引っ張ります。

Low-k材料は、間を埋める材料の誘電率を下げて容量そのものを減らします。Low-k膜は従来のシリコン酸化膜より寄生容量が小さいので、配線の遅延を減らすのに有効です¹。「低い」は、この従来のシリコン酸化膜を基準にした低さです。

配線間の容量と信号の遅れ

隣り合う配線と間のLow-k膜はコンデンサを作ります。容量が大きいほど、信号の電圧が目標値へ届くまでの時間が延びます。

kは空気を1.0とする目盛りで、銅配線のLow-k膜は3.0以下

kは比の目盛りです。Intelの技術資料²は基準点を空気に取り、空気のkを1.0、二酸化ケイ素のkを3.9とし、3.9より高いkを持つ材料をHigh-k材料と呼んでいます。3.9の反対側、つまり二酸化ケイ素より下がLow-k側にあたります。

実務で引かれる線は、もう少し手前にあります。SCREENセミコンダクターソリューションズによれば、従来のアルミ配線の時代は層と層の間の絶縁膜にSiO2を使い、その比誘電率は4.1で、銅配線で使うLow-k膜の比誘電率は一般に3.0以下を指します³。基準になる二酸化ケイ素の値そのものも、Intelは3.9、SCREENは4.1と記しています。

比誘電率kの目盛り

空気の1.0と二酸化ケイ素の3.9〜4.1の間で、銅配線のLow-k膜は3.0以下を指します。炭素を混ぜるCVD方式は2.5くらいまでが目安で、空孔を持つ膜にはk＝2.55の例があります。

炭素を混ぜるか液体を塗り、さらに下げるには空気を入れる

Low-k膜の作り方は、CVD方式とSOD方式の二つです³。CVD方式は、CVD装置を使って二酸化ケイ素（ガラスと同じ成分）に炭素などを混ぜ、陶器と同じ成分の絶縁膜を作ります³。陶器系の材料で達成できるkには限界があり、おおまかな目安はk＝2.5くらいまでです³。SOD（spin on deposition）方式は、スピンコータで液体のLow-k材料をウェーハに塗布し、これを乾燥させて水分を取り除きます³。

さらに下げるには、膜そのものを疎にします。膜を密に作らず疎にして、分子の塊と塊の間に空気の入りこんだ構造を、ポーラス構造と呼びます。空気は比誘電率が1.0なので、原理的には膜の中に空気があると値が低くなります³。膜の中身が空気に入れ替わった分だけ、膜全体のkは1.0へ近づきます。

膜そのものの作り分けは低誘電率膜（Low-k）の側の話で、空隙を配線の間へ丸ごと作る方式がエアギャップ（配線）です。

銅は抵抗の側を、Low-kは容量の側を下げる

遅延の目安が抵抗と容量の積である以上、遅延を削る手は、抵抗を下げるか容量を下げるかの二通りです。抵抗の側を担当したのが配線材料の交代で、銅配線は微細化した半導体デバイスの配線遅延への解としてIBMに導入され、ロジックデバイスの配線の主流になりました⁴。銅はアルミより電気抵抗が低いので、細い配線にしても電気がスムーズに流れます³。Low-k材料は容量の側を担当し、同じ積の別々の項を相手にしています。RC遅延という言い方は、この積をそのまま名前にしたものです。

銅配線は、まず絶縁膜の層に溝を作り³、次に電解めっきでその上に銅の膜をつけ、それからCMP装置で上部の銅を削り取る順で作ります。この「絶縁膜の層」がLow-k材料の居場所です。ダマシンと呼ぶこの流れの中で、Low-k膜は最初に敷かれ、溝を彫られ、銅をかぶせられ、最後に上から研磨されます。以降の工程を全部くぐるので、あとから来る力を全部受けます。

下げるほど脆くなり、空孔にたまった水分がkを戻す

膜の中身を空気と入れ替えるほどkは1.0へ近づくので、材料の中へ意図的に空隙を作る手法まで進んでいます。そのぶん、中身が減って膜は機械的に弱くなり、後の工程とぶつかります。あまり空孔が多い膜は強度が弱くて加工しにくいうえ、その空孔に水分などがたまって取り除きにくくなります³。

配線を作る過程ではCMPで表面を平坦にし、研磨のあいだ、膜は押しつけられ、横方向にも力を受けます。脆い膜は剥がれたり潰れたりします。パッケージングの段階でも、材料ごとの熱膨張差から力がかかります。ダマシンの順では、この研磨はLow-k膜を敷いたあとに必ず来るので、膜の強度は選べる工程の幅をそのまま左右します。

空孔がkを下げる理屈は、そこに比誘電率1.0の空気が入っていることにあります。その場所を水分が占めた膜は、設計したときのkから離れ、いったんたまった水分は取り除きにくいままです。水分は寿命の側にも及びます。IBMは、k＝2.55の多孔質Low-k膜を使ったBEOLのキャパシタで、水分の侵入が誘電緩和と信頼性に与える影響を調べました⁵。インピーダンス分光で誘電損失を温度と周波数ごとに測ると、多孔質の膜の中の水には、活性化エネルギー0.32 eVと0.56 eVの2つの緩和モードが見つかりました。0.5 V未満の交流電圧で測った誘電損失に対してTDDBの寿命を調べると、逆べき乗の関係になったとしています。

空孔の中身とk

空孔が低いkを生むのは、中に比誘電率1.0の空気が入っているからです。その場所を水分が占めると、膜のkは設計したときの値から離れ、水分は取り除きにくいまま残ります。

空気は熱も通しにくく、配線の自己発熱が増える

空気を入れて得た低いkは、熱の面では逆に働きます。imecは、電流密度への要求が上がり続けることとlow-kの絶縁膜の熱伝導率が低いことが、配線の熱の問題を大きくしているとしています⁶。imecによれば、配線間の絶縁膜の熱伝導率が1W/mKを下回ると、BEOLの温度が急に上がります。配線の間を空洞にするエアギャップでは影響がさらに大きく、imecはA14世代を例にしたシミュレーションで、エアギャップを入れると配線の自己発熱が30%増えるとしています。エアギャップの側では、imecはTDDB寿命と湿度試験で信頼性を確かめています。Low-k材料の選択は、電気的な利得と、機械・水分・熱への耐性との釣り合いです。

High-kはゲートで誘電率を上げ、Low-kは配線で下げる

Low-k材料とHigh-k材料は、名前が一字違いで、指している場所も向きも逆です。Intelが45nm世代の発表時に公開した用語集は⁷、この二つを取り違えやすい相手として名指ししています。Low-k絶縁膜はチップ上の配線を絶縁するために使い、トランジスタのゲート絶縁膜では低いリークで高い性能が得られるのでHigh-kが望ましく、配線では信号の伝送時間が速くなるのでLow-kが望ましい、という整理です。

ゲートの側の困りごとは薄い膜を電流が漏れることで、配線の側の困りごとは隣どうしの寄生容量です。ゲートで誘電率を上げるHigh-k材料とLow-k材料は、同じ誘電率という性質を場所ごとに逆向きに使います。ゲートやキャパシタでは容量が欲しいので誘電率を上げ、配線の間では容量が邪魔なので下げます。

Low-k材料は「層間絶縁膜」とも呼ばれますが、二つは名づけの基準が別です。層間絶縁膜は場所の名前で、配線の層と層のあいだという位置を指します。Low-kは性質の名前で、その膜の誘電率が低いことを指します。銅配線の流れでは二酸化ケイ素をこの位置に使う場合もあり、そのときの層間絶縁膜はLow-kの範囲の外にいます。

よくある質問（FAQ）

Low-k材料とは何ですか？

低い誘電率（k）を持つ材料で、ロジックの配線の絶縁膜として使われます。隣り合う配線の間の寄生容量を下げて、配線の遅延を減らします。

なぜ誘電率を下げたいのですか？

隣り合う配線の間に生じる寄生容量を減らすためです。容量は誘電率に比例するので、間を埋める材料の誘電率を下げれば容量も下がります。

寄生容量があると何が困るのですか？

信号が遅れます。配線の抵抗と寄生容量の積が遅延の目安になるため、容量が大きいほど電圧が変化するまでに時間がかかります。配線が密集するほどこの影響が大きくなります。

「低い」はどこを基準にした低さですか？

従来から使われてきたシリコン酸化膜、つまり二酸化ケイ素です。Low-k膜は従来のシリコン酸化膜より寄生容量が小さいため、配線の遅延を減らすのに有効です。Intelの技術資料は、空気のkを1.0、二酸化ケイ素のkを3.9としています。

実際のLow-k膜のk値はどれくらいですか？

銅配線で使うLow-k膜は、一般に比誘電率3.0以下を指します。SCREENセミコンダクターソリューションズは、CVD装置で作る方式の目安をk＝2.5くらいまでとし、二酸化ケイ素を4.1と記しています。Intelの資料では二酸化ケイ素は3.9です。

どうやって誘電率を下げるのですか？

CVD装置で二酸化ケイ素に炭素などを混ぜる方式と、スピンコータで液体のLow-k材料を塗布して乾燥させるSOD方式があります。さらに下げるには、膜を密に作らず疎にして、分子の塊と塊の間に空気の入りこんだ構造にします。

なぜ空気を入れると誘電率が下がるのですか？

空気の比誘電率は1.0なので、原理的には膜の中に空気があると値が低くなります。膜の中身が空気に入れ替わった分だけ、膜全体のkは1.0へ近づきます。

Low-k材料は工程のどこで使われますか？

銅配線を作る流れの最初です。まず絶縁膜の層に溝を作り、次に電解めっきでその上に銅の膜をつけ、それからCMP装置で上部の銅を削り取ります。Low-k膜は溝を彫られる側であり、そのあと研磨される側でもあります。

銅配線とはどういう関係ですか？

同じ遅延の、別々の項を相手にしています。銅配線は微細化した半導体デバイスの配線遅延への解としてIBMに導入され、ロジックデバイスの配線の主流になりました。銅は抵抗の側を下げ、Low-k材料は容量の側を下げます。

High-k材料とは逆方向ですか？

逆方向です。ゲートやDRAMキャパシタでは容量を稼ぎたいので誘電率を上げ、配線の間では容量を減らしたいので誘電率を下げます。同じ「誘電率」という性質を、場所によって逆向きに使い分けます。

High-kとLow-kはどう使い分けますか？

Intelが45nm世代の発表時に公開した用語集は、この二つを取り違えやすい相手として名指ししています。トランジスタのゲート絶縁膜ではHigh-kが望ましく低いリークで高い性能が得られ、配線ではLow-kが望ましく信号の伝送時間が速くなります。

どこまで下げられますか？

材料の中に空隙を作るところまで進んでいます。空気に近づけるほど誘電率は下がりますが、そのぶん膜そのものが機械的に弱くなります。

弱いと何が問題ですか？

後の工程で壊れます。研磨で押しつけられ、パッケージングで熱膨張差の力を受けます。誘電率を下げるほど、これらに耐える余裕が減ります。

空孔に水分が入るとどうなりますか？

空孔が多すぎる膜は強度が弱くて加工しにくいうえ、空孔に水分などがたまって取り除きにくくなります。空孔がkを下げるのは比誘電率1.0の空気が入っているからで、その場所を水分が占めた膜は、設計したときのkから離れます。

「層間絶縁膜」と同じ意味ですか？

名づけの基準が別です。層間絶縁膜は配線の層と層のあいだという位置の名前で、Low-kはその膜の誘電率が低いという性質の名前です。銅配線の流れでも二酸化ケイ素をこの位置に使う場合があり、そのときの層間絶縁膜はLow-kの範囲の外にいます。

比較・違いを学ぶ

High-k材料とは── 誘電率を上げたい側

出典

7件を表示