ダマシン法とは

ダマシン法とは、絶縁膜に溝と穴を掘り、そこへ金属を埋めてから、はみ出した分を研磨で落として配線を作る方式です。 金属を削り残して配線にする従来の方式とは、順序が逆になります。銅が削りにくいから生まれた順序で、CMPを工程の中心へ引き込みました。そして溝が細くなるほど、溝の内壁を覆う膜が導体の断面を奪い、方式そのものの寿命を決めます。

銅は削りにくいので、掘ってから埋める

削り残す方式とダマシン法の工程

Alは一面に付けた膜から配線の形を削り出します。Cuは先に絶縁膜へ溝を掘り、溝からあふれるまで埋めてから、上面の余分をCMPで落として溝の中だけを配線に残します。

配線の素直な作り方は、金属の膜を一面に付け、レジストでパターンを描き、残す部分の外側をエッチングで削って、残ったものを配線にする順序です。アルミ配線はこの方式で作られてきました。

銅では、この順序の前提が崩れます。エッチングは、削りたい材料を反応性のガスと反応させて揮発する化合物に変えることで進みますが、銅のエッチング生成物が気相へ移るのは標準的なプロセス条件の外です。削り残す方式が使える材料は、標準的な条件で気相へ移るものに限られます。

そこで順序を入れ替え、先に絶縁膜へ配線の形の溝を掘り、そこへ銅を埋め、あふれた分を研磨で落とします。溝の中に残ったものが配線です。imecは、1997年に論理とメモリのBEOLへCuデュアルダマシンが入ったことを半導体史の転換点と位置づけています¹。チップメーカーはAlを削り残す方式から、Cuの電解めっきとCMPという湿式の工程へ移りました。Al配線で大きくなり続けるRC遅延に対処するための転換でした。

埋める方式は、めっきとCMPで1組になる

埋める方式には、必ず後始末がつきます。溝を確実に埋めるには、溝の容積より多く金属を付けることになり、あふれた分だけ表面が盛り上がります。これを落として平らにするのがCMPで、ダマシン法では掘る・埋める・研磨するの3つで1組になります。研磨は、配線の導通を取る工程です。CMPが半導体工程の中心へ入ってきたのは、銅配線がダマシン法を要求したからです。

埋める工程は、バリア、シード、めっきの順に進みます。Lam Researchの解説では、銅による汚染を防ぐTa/TaNの拡散バリアが工程の最初です²。バリアは高抵抗で、銅の電解めっきはその上で核形成できないので、PVDでごく薄い銅のシード層を付けます。

めっき槽にはウェーハと銅の供給源を入れ、液は一般に硫酸銅と硫酸です。付く銅の量は流す電流で直接決まり、電流が銅イオンの還元に要る電子を運びます。液の温度、流量、組成が、付いた銅の性質を決めます。銅が溝の底から上へ積もると、ボイドのない埋込みになります。埋まった後にできる銅の盛り上がりは、レベラーという添加剤で抑えます。制御が悪いとボイドやシームが生じ、電気特性・信頼性・歩留まりを落とすので、溝の中を隙間なく埋めることがそのまま歩留まりの条件になります。

上下をつなぐビアの穴と、その上の配線溝をまとめて1回で埋める方式をデュアルダマシンと呼び、埋める工程と研磨する工程が1組で済みます。

溝を細くすると、細くした分はバリアが占める

同じバリア厚で溝幅を半分にすると

バリアとライナーの厚みは溝幅と一緒に縮まないので、溝幅を半分にすると銅の幅は14 nmから4 nmへ、3分の1以下に減ります。

微細化が進むと、この方式に構造的な弱点が出ます。溝の内壁を先に占める膜の厚みが、溝の幅とは別に決まるためです。imecは、銅のメタライゼーションが信頼性を保ち、銅の絶縁膜への拡散を防ぐためにバリア・ライナー・キャップ層を必要とし¹、その追加層が使える線幅の大きな割合を占めはじめるため、貴重な導電断面を配線金属自身が使い切れなくなると述べています。

銅に要るバリア・ライナーを、コバルト配線の比較で使われる片側3 nm、両側で合計6 nmとして当てはめると、溝幅20 nmでは銅が14 nmで幅の70%、溝幅10 nmでは4 nmで40%です。溝幅が半分になってもバリアの6 nmはそのまま残り、減った10 nmはすべて銅が負います。

imecはまた、配線寸法が銅の電子平均自由行程に近づくにつれて、RC遅延が急激に増大するとしています。細くすれば抵抗は上がりますが、ある寸法から先はそれ以上の速さで上がります。同じ記事は、最も厳しいBEOL層のメタルピッチが数年のうちに20nmを下回り、その時点でCuデュアルダマシンは力を失うとしています。埋める方式そのものに寿命があるという見通しです。

削れる金属を選び直し、削り残す方式へ戻る

線のアスペクト比（高さ÷幅）

今日のCu配線のアスペクト比約1.6に対し、imecはセミダマシンの第1世代で2、第2世代で3を狙います。Ruではアスペクト比6まで立て、同じ面積のまま抵抗を約40%下げる実験結果を示しました。

行き詰まりへの答えは、材料を替えて削り残す順序を採り直すことです。削れる金属を直接パターニングすれば、埋める必要も、内壁をバリアで先に潰す前提もなくなります。imecは2017年に最初の特許を出し、2020年にこの考え方をセミダマシンと名付けて発表しました。

セミダマシンでも、ビアは単一ダマシンの形でパターニングし、金属で埋めて、絶縁膜の上に金属の層ができるまで付け続けます³。その上面の金属を削って上の配線にするので、ビアと上の金属の2層が1回でできる点は、従来のデュアルダマシンと同じです。imecのnano-interconnectsプログラムディレクターZsolt Tökei氏は、利点として容量を抑えたまま高い線アスペクト比を取れることと、金属CMP工程が無くなって統合が単純かつ低コストになることを挙げています。埋める方式では必須だった研磨が、削る方式では工程ごと消えます。

imecは、今日の典型的なCu配線のアスペクト比が約1.6であるのに対し、セミダマシン第1世代はM0でアスペクト比2、第2世代では3を狙うとしています。さらに同社はアスペクト比6のRuをセミダマシンで加工し、同じ面積のまま約40%の抵抗低減を実験的に示しました⁴。埋める方式では上げられなかったアスペクト比が、そのまま抵抗の余裕になります。

寸法も進んでいます。18nmメタルピッチでは、完全自己整合ビアを備えた2金属層のセミダマシンモジュールが機能することが実証されました。2025年6月の発表では⁵、直接エッチングした16nmピッチのRu配線で、平均抵抗656 Ω/µmという記録的な低さをimecは示しています。18〜22nmピッチの範囲では、ウェーハ全面の歩留まりが90%以上と報告されています。埋める方式が力を失うとされる20nmピッチの手前で、削る方式はすでにウェーハ全面での成功率という量産の言葉で語られはじめています。

削りにくい材料に合わせて工程を変えたのがダマシンでした。今度は工程に合わせて材料を選び直す向きへ、判断が反転しています。

よくある質問（FAQ）

ダマシン法とは何ですか？

絶縁膜にあらかじめ溝と穴を掘り、そこへ金属を埋めてから、はみ出した分を研磨で落として配線を作る方式です。金属の膜をパターン状に削り残す従来の方式とは、順序が逆になります。

なぜ削らずに埋めるのですか？

銅がエッチングで削りにくいためです。アルミは反応性ガスで揮発する化合物になりますが、銅のエッチング生成物が気体へ移るのは標準的なプロセス条件の外です。そのため、先に形を掘っておいて埋める順序に変えます。

デュアルダマシンとは何ですか？

上下をつなぐビアの穴と、その上の配線溝を、まとめて1回で埋める方式です。埋める工程と研磨する工程が1組で済みます。

研磨は必須ですか？

必須です。溝からあふれた金属を落として表面を平らにするまでが1組の工程で、CMPがこの方式と同時に半導体工程の中心へ入ってきたのはそのためです。

埋めるのに何が要りますか？

バリアとシードです。最初にTa/TaNの拡散バリアを付けますが、高抵抗なのでその上ではめっきが核形成できず、PVDで付けた薄い銅のシード層が要ります。制御が悪いとボイドやシームが生じ、電気特性・信頼性・歩留まりを落とします。

限界はありますか？

あります。銅はバリア・ライナー・キャップを必要とし、これらの層が使える線幅の大きな割合を食いはじめて、導電断面を配線金属自身が使い切れなくなります。imecは、最も厳しいBEOL層のメタルピッチが数年のうちに20nmを下回り、そのときCuデュアルダマシンは力を失うとしています。

代わりの方式はありますか？

金属を先に付けてから削る方式へ戻る動きがあります。imecはこれをセミダマシンと呼び、18nmメタルピッチで完全自己整合ビアを備えた2金属層モジュールを実証し、16nmピッチのRu配線まで進めました。金属CMPが不要になる点も利点です。

比較・違いを学ぶ

CMP（化学機械研磨）とは── ダマシンと1組になる工程

出典

5件を表示

1
imec：Semi-damascene metallization, an inflection point in back-end-of-line processingimec-int.com a b
2
Lam Research：Tech Brief: Elements of Electroplatingnewsroom.lamresearch.com ↩
3
imec：semi-damascene interconnects with fully self-aligned vias at 18nm metal pitchimec-int.com ↩
4
imec：path to line resistance halving using semi-damascene high aspect ratio processingimec-int.com ↩
5
imec：16nm pitch Ru lines with record low resistanceimec-int.com ↩